基于环境温度的红外焦平面阵列非均匀性校正

分析了环境变化对红外焦平面阵列信号输出的影响,提出了一种基于环境温度和目标温度的非均匀性校正算法.利用UL01011凝视型红外探测器进行信号采集,根据最小二乘原理建立了焦平面探测单元的指数响应模型.最后,利用该模型进行非均匀性校正.实验表明,算法能在较宽的环境温度范围,准确预测焦平面探测单元的响应,有效提高了非均匀性校正的精度.     

富士通研制出500万象素的液晶显示器

富士通实验室和富士通有限公司报道,他们利用一种位相转移型液晶,已联合研制出一种单元密度为500万象素的投影型液晶显示器(LCD)。该公司声称,虽然已经有了用于显象和公共显示的超扭曲向列和激光写入型投影显示系统,但是,其屏幕较小,容量有限,而且价格昂贵。相反,这种新型 LCD 使用的是一种相变     

利用模拟退火法实现不等宽单元柱面透镜列阵(CLA)的理论设计

将模拟退火法引入柱面透镜列阵的结构参数优化过程中 ,并成功地利用该方法实现了不等宽单元CLA系统的性能优化工作。结果表明采用不等宽单元技术能大大改善入射光场为高斯分布型的焦线强度分布均匀性。采用不等宽 5单元系统能获得 <1%的调制对比度。     

基于像素着色器的雷达显示系统模拟

雷达显示系统模拟中产生高质量雷达图像需要计算显示器分辨单元的全部像素,逐点计算效率低,严重影响模拟的实时性。利用像素着色器技术,将雷达图像分为3层独立绘制的纹理,并由硬件完成分层纹理的混合。降低了图像计算的复杂度,且充分利用了CPU与GPU（图像处理单元）的并行运算能力。应用结果表明,在雷达显示系统分辨力为1280×1024时,图像输出仍能稳定地保持在50fps以上,能够很好地满足大分辨率雷达显示系统模拟的需求。     

35kV绝缘子电位和电场的有限元求解研究

本文简要介绍了绝缘子在电气工程领域的作用和运行方式,并利用基于有限元方法的原理,计算出了稳态时系数型偏微分方程各项在一维单元、三角形单元、四边形单元下的单元矩阵,并利用图标详细讲解了这一矩阵。本文还利用单元矩阵计算了35kV绝缘子的电位和电场分布,并给出了基于此原理的电气工程中的应用实际。     

图形化显示分析时钟系统结构

随着超大规模集成电路的时钟系统结构日趋复杂,如何清晰明了地表示时钟结构和相互关系成为了业界关注的焦点。本文提出一种图形化显示分析时钟系统结构的方法,在一个图形窗口内即能显示时钟系统的整体结构：利用树型时钟列表表示时钟之间的相互关系;利用标尺指示时序信息和逻辑层次;在显示单元连接关系的时钟结构中,利用符号突出特征单元和特征属性,支持不同颜色高亮显示检查结果以及关键字的查询结果。模块化的抽象方法采用过滤了复杂时钟系统中的次要信息,突出时钟的代表性结构特点,从而有效地化简了主窗口的显示内容。     

激光光阀大屏幕显示

本文叙述了激光光阀大屏幕显示的工作原理、设计考虑及有关的单元技术;给出了 JG-1型激光光阀大屏幕显示机的性能指标;最后评述了激光光阀大屏幕显示的发展前途。     

几种OLED有源驱动电路中像素单元电路的分析

在有机电致发光器件两管单元有源驱动电路的基础上．分析了几种四管单元电流控制型和电压控制型的驱动电路，它们都能补偿TFT阈值电压的漂移．但都有各自的优缺点：前者能准确地调节显示的灰度，但它的响应速度慢；后者的响应速度快，但不能准确地调节显示的灰度。     

荧光平板显示调光电路

目前正在发展中的飞行器荧光平板显示单元具有极高的理论热应力。为了给飞行环境提供适当的照明 ,背光调光器必须消耗1 0 W的功率 ,几乎等于整个显示单元所需功率的一半。因此 ,减少功耗就等于减少显示单元的热应力。减少功耗的方法包括调脉宽和调频技术 ,这种方法利用两个串联荧光灯。由于两个灯的光通量的不平衡 ,使显示器表面的照明不均匀 ,而且灯的寿命短 ,一个灯损坏 ,整个显示系统便失效。本文给出的荧光平板显示器调光电路 ,利用一个荧光灯 ,两端的灯丝交替地作为阴极和阳极 ,利用 DC脉冲驱动 ,高效节能 ,又解决了 DC驱动灯的 Hg+…     

基于AVR单片机的LED显示屏的灰度设计与实现

设计了一种基于AVR单片机的LED灰度显示屏系统,该系统采用PC机—主控单元—显示子模块3级模式,其中PC机用于更新信息数据,显示子模块用于灰度显示控制,主控单元是PC机与显示子模块的桥梁。利用AVR单片机自身的内部数据存储能力,结合其软件扫描控制能力及高速运算能力,通过调节驱动LED的脉冲电流的占空比的方式解决了LED显示屏的灰度显示控制。给出了系统的软、硬件实现方案。     

Ultra-High Transmission Electrowetting Displays Enabled by Integrated Reflectors

A reflector technique for increasing the transmission performance of a back-lit electrowetting display is presented. The electrowetting display pixel structure consists of an opaque oil film that blocks light transmission. Electrowetting with 5-10 V breaks up the oil film and creates a transmissive area for the pixel. With real-world electrowetting materials and device constraints, the transmissive area typically reaches 60% to 80% of the pixel area. By integrating a simple thin-film reflector between the backlight and the remaining oil film area, the effective transmission can be boosted to >90%. This high efficiency is promising for battery-powered applications and for high-brightness sunlight-legible displays.     

A 2.0-/spl mu/m pixel pitch MOS image sensor with 1.5 transistor/pixel and an amorphous Si color filter

In this paper, an ultrafine pixel size (2.0/spl times/2.0 /spl mu/m/sup 2/) MOS image sensor with very high sensitivity is developed. The key technologies that realize the MOS image sensor are a newly developed pixel circuit configuration (1.5 transistor/pixel), a fine 0.15-/spl mu/m design rule, and an amorphous Si color filter (Si-CF). In the new pixel circuit configuration, a unit pixel consists of one photodiode, one transfer transistor, and an amplifier circuit with two transistors that are shared by four neighboring pixels. Thus, the unit pixel has only 1.5 transistors. The fine design rule of 0.15 /spl mu/m enables reduction of wiring area by 40%. As a result, a high aperture ratio of 30% is achieved. A newly developed Si-CF realizes the 1/10 thickness of that of the conventional organic-pigment CF, giving rise to high light-collection efficiency. With these three technologies combined, a high sensitivity of 3400 electrons/lx/spl middot/s is achieved even with a pixel size of 2.0/spl times/2.0 /spl mu/m/sup 2/.     

Low-power reduced transistor image sensor

An image sensor comprising an array of 128 by 50 super pixels, column parallel current conveyors and global difference double sampling (DDS) unit is presented. The super pixel consists of: a reset transistor, a readout transistor, four transfer transistors and four photodiodes. The photo pixel address switch is placed outside the pixel, effectively implementing 1.5 transistors per pixel using a sharing scheme of the readout and reset transistor. The column FPN of 0.43% from saturated level and SNR of 43.9 dB is measured. The total power consumption is 5 mW at 30 frame/s.     

一种新型大动态范围CMOS图像传感器

提出了一种具有新型像素结构的大动态范围CMOS图像传感器,通过调整单个像素的积分时间来自适应不同的局部光照情况,从而有效提高动态范围。设计了一种低延时、低功耗、结构简单的新型pixel级电压比较器及基于可逆计数器的时间-电压编码电路。采用0.6μm DPDM标准数字CMOS工艺参数对大动态范围像素单元电路进行仿真,积分电容电压Vcint与光电流呈良好的线性关系,其动态范围可达126dB。在3.3V供电电压下,单个像元功耗为2.1μW。     

严重椒盐噪声污染图像的非线性滤波算法

针对灰度图像的椒盐噪声滤波问题，提出一种保细节的非线性滤波算法。利用局部统计信息，首先将图像像素点粗分为信号点、可能的正噪声点和可能的负噪声点3类，建立噪声标矩阵；然后再根据噪声标记矩阵的局部统计信息，将可能的噪声点细分为信号点、噪声点和不确定点3种类别，并分别采用不同的方法进行滤波，以保留更多的图像细节。结果表明，本文算法在去噪能力、自适应性以及保留细节等方面都明显比其它4种算法强，尤其是对于噪声高度污染图像的情况。     

数字直接制版系统的激光扫描成像设计

提出了数字直接制版系统激光扫描成像结构,设计了基于数据单元分割的多链路激光扫描成像系统。建立了激光光束动态控制模型,设计了低畸变聚焦光学系统,设计制作了光栅光阀调制器,实现了单束1Mbit/s以上的高速率、高功率激光调制,使多路输出光强稳定一致。首次提出了基于机械运动的动态反馈补偿电路技术,自适应调整数据扫描速率,保证了成像速度与各像素点灰度的均匀性、各像素点尺寸和距离的一致性。实现了高分辨率、高网点还原率与高重复精度的数字直接制版系统。     

使用CCD的微小疵点面积测量系统设计

为检测光纤传像器件的疵点面积,提出了一种检测微小疵点面积的算法.首先根据疵点面积大小确定显微物镜放大倍数和十字分化板的精度;用CCD(电荷耦合器件)采集图像,该图像经十字分化板标定后得出单位像素面积.然后采用最大熵法确定图像分割阈值,经边缘检测得到疵点的像素数,从而计算出疵点面积.该系统由软硬件两部分组成,硬件部分卤钨灯的光经积分球后得到漫射光源,使用CCD相机和图像采集卡得到图像,软件部分介绍了图像处理算法及eVision二次开发,并对实验数据进行了误差分析.实验结果证明:该方法准确可靠,精度可达到1×10-10 m2,能够满足疵点面积测量要求.     

基于隔帧差分向量无穷范数的运动点目标检测

提出了隔帧差分向量无穷范数检测运动目标的数学模型,建立了能够充分发挥该模型能力的并行处理结构体系。由于算法以隔帧差分为基础,所以处理系统不仅能够探测到帧间位移不小于1个像元的点目标,而足可以探测列帧间位移小于1个像元而多帧累积位移大子1个像元的运动点目标,使算法探测与识别目标的能力大大提高。实验结果表明了算法的有效性。     

如何理解目标高分辨率雷达图像及其像素值

经过图像定标后的雷达图像及其像素值具有雷达散射截面（radar cross section，RCS）的量纲，但是对于该像素值是否能代表目标实际RCS电平一直存在不同的理解.本文通过引入与传统RCS定义相一致的目标散射函数和散射分布函数基本概念，结合经典目标的散射机理和雷达像分析，讨论复杂目标高分辨率雷达图像理解和对像素值的解释.研究表明:雷达图像的像素值不应直接解释为目标的RCS电平，但在空间频率域和图像域，两者数据之间满足帕萨瓦定理；在小孔径角成像条件下，空间频率域的RCS均值等于强度图像的全部像素值之和.     

A high speed programmable focal-plane SIMD vision chip

A high speed analog VLSI image acquisition and low-level image processing system is presented. The architecture of the chip is based on a dynamically reconfigurable SIMD processor array. The chip features a massively parallel architecture enabling the computation of programmable mask-based image processing in each pixel. Each pixel include a photodiode, an amplifier, two storage capacitors, and an analog arithmetic unit based on a four-quadrant multiplier architecture. A 64 × 64 pixel proof-of-concept chip was fabricated in a 0.35 μm standard CMOS process, with a pixel size of 35 μm × 35 μm. The chip can capture raw images up to 10,000 fps and runs low-level image processing at a framerate of 2,000–5,000 fps.