轻量化绝对式多圈光电编码器研究

为有效减小多圈编码器体积、重量并满足高位数多圈记忆的要求,设计了轻量化绝对式多圈光电编码器。多圈编码器采用绝对式矩阵码盘设计,将编码器的绝对码设计在齿轮上,减小了以往绝对式多圈编码器的多级码盘结构和齿轮结构;采用多级齿轮串行结构,缩小了多圈编码器齿轮的高度,便于安装、结构简单。设计的14位超高位数绝对式多圈光电编码器,外形尺寸为φ60mm×20mm,圈数为214=16 384圈,实现了电机转动圈数的绝对记忆功能,具有圈数记忆位数高、重量轻的特点。     

绝对式编码器用于运动机械控制方面的优越性

在有断电和电子噪声干扰的情况下,使用绝对式光学编码器进行位置检测及控制是一个明智的选择。光学编码器的设计可以追溯到本世纪40年代中期。其间,Balelwin Piano公司研制出了“调音轮”装置,旨在使电子琴产生谐音以模仿其它乐器。军队了解到Balelwin公司能够在光敏玻璃上非常精密地产生调音轮模式,于是它就把此项技术用于制作密码码盘上。后来,针对这种仪器,规定了一个实际的精度标准,并被用来研制一种用于航天及工业位置传感器上的编码制式。于是光学编码器便产生了。     

航天级双读数多圈绝对式光电编码器设计

利用多圈光电编码器具有体积小、量程大以及数字量输出等优点,设计了基于双读数系统的航天级多圈绝对式光电编码器。根据航天相机的精度要求,采用精度高、分辨率高的绝对式矩阵玻璃码盘作为一级码盘完成角度测量;根据电机转动的计数要求,采用重量轻,体积小的绝对式矩阵金属码盘作为二级码盘完成对一级码盘的转动圈数计数;其具有的双狭缝及双读数系统可实现信号处理电路冷备份。按照鉴定级航天产品要求,通过热学环境实验和力学环境实验对编码器性能进行了验证。实验结果表明,所设计的编码器精度范围为±100″内、分辨率为80″、测量圈数为16圈、外形尺寸为φ50 mm×50 mm、重量为270 g,稳定性高、可靠性强,且满足高分辨率航天设备设计指标。     

DVB-S2中LDPC码编码器的FPGA设计与实现

介绍了一种用FPGA实现DVB—S2中LDPC码编码器的设计方法。设计采用RAM组和FIFO组配合使用操作的方法，有效地解决了枝验矩阵的存储和校验位的生成等难点问题，使得LDPC码的编码得以完成。用Verilog语言实现了DVB—S2的编码器，得到的FPGA综合报告表明，在占用硬件资源不大的条件下，编码器符合DVB—S2标准的要求，能够被标准所运用。     

六通道光学增量C型编码器模块

小型化AEDT-9340编码器模块是一款新紧凑型耐高温六通道光学增量C型编码器模块产品，可应用于工业和工厂自动化设备中的无刷直流电机，可缩小整体电机的尺寸。六通道AEDT-9340光学增量型编码器集成有换向输出通道（U、V、W）、二通道正交输出（A、B）以及第三通道索引输出（Ⅰ），无门控索引输出是一个编码轮每转动一圈产生一次的正向索引脉冲。     

光电编码器的应用——分类源于角度测量基准

为了在应用方案中选取合适的光电编码器,需要了解其原理和特点,本文对编码器的分类和编码原理进行了总结。编码器的角度测量基准是光栅盘,所谓增量式、绝对式和准绝对式的区别,取决于采用光栅盘的类型。说明了编码的原理和编码效果,总结比较了不同种类编码器的特点。     

利用旋转编码器实现转动角度的精准定位

精准的位置检测方法一是使用位置传感器,二是采用光电码盘,三是采用光电轴角编码器。转动角度测量方法改进。     

JPEG2000中高速Tier1编码器的VLSI设计

提出并实现了一种用于JPEG2000编码芯片中高速Tier1编码器的并行流水结构。该编码器采用了双位平面并行编码、通道扫描的流水控制、状态变量实时产生电路以及列内并行上下文生成等技术,实现了一种0状态存储器的多并行流水位平面编码器;并行同步流水的多记号输入算术编码器以及不定算术编码周期下的多输入同步读取电路,使算术编码速度平均为1.3上下文编码记号对/时钟;对算术编码产生的压缩码流存储呈高效的宏流水线结构。该编码器在100MHz工作时钟下,最高编码速度为85M小波系数/s。用SMIC0.25μm工艺库综合时,门电路为6.3万门,片上存储器为26kb(码块大小32×32),关键路径为5.2ns。     

绝对式编码器编码码制的设计

绝对式编码器编码码制通常采用自然二进制码、格雷码、格雷余码等。本文介绍了这三种编码码制的特点及其对应位置如何读数。     

一种新型的融合控制码与数据码的8/10 bit编码器

设计了一种融合控制码(K码)与数据码(D码)、具有无效K码检测功能的高速8/10 bit编码器。深入研究了8/10 bit的编码特点以及K码与D码的内在相关性,提出了将K码融合于D码的改进编码方法。相比传统方法,该编码方法更简单,速度更快,占用逻辑资源更少。采用Verilog HDL语言设计了编码器,使用Modelsim软件对设计进行了功能验证,并利用Quartus II综合实现了8/10 bit编码电路。该编码器可直接应用于需要8/10 bit编码的收发器。