一种基于FPGA的数字下变频器

介绍一种用FPGA实现的中频数字化接收机数字下变频器,重点介绍了数字下变频器原理、能够降低运算工作量的多相滤波处理结构和分布式算法,给出了设计应用的实例。     

一种新型高速宽带数字下变频器的FPGA实现

数字下变频器是软件无线电宽带数字接收机的核心组成部分,经典的数字下变频结构难以实现高速率的混频与滤波,因此针对软件无线电系统小型化和低功耗的要求,提出一种新型的宽带数字接收机中数字下变频器的设计与FPGA实现方法,该方法采用基于多相滤波正交化处理从而实现数字接收机。文中分析了其设计原理以及FPGA实现,测试结果表明,设计具有良好的可扩展性和灵活性。     

超宽带数字下变频器

在宽带数字接收机中，高速数据流的实时处理对后继数字下变频器性能提出了极为苛刻的要求。在多相滤波器结构的基础上，提出了采用多路并行乘法器的方法，大大提高了数字下变频器的输入数据流速率和数据带宽，最后给出了仿真结果。     

基于FPGA的数字下变频器的设计

采用软件无线电思想,设计和实现了基于FPGA的数字下变频器,应用于数字中频接收机中,主要完成信号的下变频、多速率抽取和滤波等功能。采用自上向下的模块化设计方法,将数字下变频的功能划分为不同的模块,通过VHDL语言和IP核设计各功能模块。通过ISE和Matlab工具对数字下变频器进行了仿真设计,在FPGA硬件平台上进行了测试验证,结果表明:数字下变频器稳定可靠、通用性强、灵活性高,满足数字中频接收机的设计要求。     

一种短波数字化电台CIC抽取滤波器的设计

CIC抽取滤波器是数字化接收机数字下变频器的重要组成部分,其指标直接影响数字接收机的性能。本文在论述数字抽取理论及CIC抽取滤波器原理基础上,针对某一短波电台数字化接收机的具体要求,设计了一种CIC抽取滤波器。经过仿真测试,满足了系统要求。     

一种正交数字下变频器的高效改进结构

针对传统正交数字下变频器结构计算效率低,首先介绍一种基于混频器后X的改进方法,该方法只能使得计算效果提高1/2N,接着在此基础上利用多相滤波法对混频器后置法进行进一步改进,从而大大减少了数字下变频器的运算量,使得计算效率提高了K倍.最后对上述各种正交数字下变频方法进行算法仿真和计算效率分析对比,结果表明经过混频器后置法与多相滤波法综合改进后的数字正交下变频算法计算效率高,实现效果良好.     

Walsh变换在数字下变频中的应用研究

讨论了软件无线电接收机中数字下变频处理的高效算法和结构,其目的是在DSP中用软件完成数字下变频处理,这样可省去专用数字下变频器硬件集成电路,并增强中频处理的灵活性、适应性。针对软件数字下变频中滤波-抽取的运算量的考虑,文中提出了用W alsh变换替代传统的用FIR滤波器抗混叠滤波的方案,实验结果表明该方案可有效节约数字信号处理器的时间和空间。     

一种高效宽带数字化雷达接收机设计技术

本文结合多相滤波和一定条件下的电路等效关系,把抽取过程移到了混频和滤波之前,从而可以高效地接收宽带雷达信号.本文首先分析了多相抽取滤波的基本原理,然后给出了一定条件下的高效数字下变频器DDC等效结构,最后给出了设计实例和相应的计算机仿真结果.结果表明,本文所给出的高效宽带数字化雷达接收机设计技术是可行的.     

宽带数字下变频器的FPGA实现

为了解决宽带数字接收机中高速采样器数据速率与现有DSP器件处理能力之间的失配问题,提出了一种基于多相滤波的宽带正交数字下变频器的解决方案。利用FPGA具有并行高速计算的能力,适合多相滤波技术,并行多路正交数字下变频。结合FPGA处理的特点优化了设计,节省了FPGA消耗的资源。经过理论分析和工程实践,验证了该方案设计的合理性和正确性,以及实现的可行性和有效性。     

软件数字下变频技术研究

本文讨论了软件无线电接收机中数字下变频处理的高效算法和结构，其目的是在DSP中用软件完成数字下变频处理，这样可省去专用数字下变频器（DDC）硬件集成电路，并增强中频处理的灵活性，适应性，文中指出将混频、抽取、滤波结合在一起完成将大大减少运算量，并分析了将CIC滤波器与内插的二阶多项式滤波器组合进行有效抽取滤波的设计方案，仿真结果表明该方案有效可行。     

An efficient implementation architecture for wide-band digital downconversion

The wide-band digital receiving systems require digital downconversion(DDC) with high data rate and short tuning time in order to intercept the narrow-band signals within broad tuning bandwidth. But these requirements can not be met by the commercial DDC. In this paper an efficient implementation architecture is presented. It combines the flexibility of DFT tuning with the efficiency of the polyphase filter bank decomposition. By first decimating the data prior to filtering and mixing, this architecture gives a better solution to the mismatch between the lower hardware speed and high data rate. The computer simulations show the feasibility of this processing architecture.     

数字下变频器在软件无线电接收机中的应用

在软件无线电（Software Radio)接收机中，数字下变频器（Digital DownConverter-DDC)技术是其核心技术之一。数字下变频技术是将宽带大数据流信号变成窄带低数据流信号，以便DSP实时处理。文章指出，作为过渡阶段的软件无线电，用数字变频器实现中频段的处理任务。着重介绍了其主要功能，内部结构的抽取滤波的特性。最后，以Interial公司的可编程DDCHSP50214B为例，给出了软件无线电接收机的原理图。     

基于流水线CORDIC算法的数字下变频实现

数字下变频的FPGA实现通常都是基于查表的方法，为了达到高精度要求，常常需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的数字下变频实现方案，可有效地节省FPGA的硬件资源，提高运算速度。文章最后给出了该方案的精度分析和实验的仿真结果。     

宽带雷达接收机数字下变频技术研究

数字下变频（Digital Down Conversion,DDC）是宽带雷达中频接收机的关键技术之一,传统DDC实现方法在现有FPGA上无法满足带宽和滤波器精度对硬件资源的要求.针对这一问题,提出了一种数字下变频结构优化方法,给出了分布算法实现FIR滤波器的结构,研制出了一种最优化免混频数字下变频器,并已经成功应用于某宽带雷达系统.     

基于Simulink的数字下变频器设计及其FPGA实现

数字下变频是数字接收机中一个重要组成部分,实现将高速ADC转换后的数字信号进行抽取和滤波,得到低速的数字基带信号.针对传统模拟接收机系统带宽较窄,系统体积大,同时缺少灵活性的缺点,本文利用MATLAB的Simulink工具箱结合Altera公司的DspBuilder软件,仿真和设计了一体积较小(只需要一片FPGA)、可...     

基于FPGA的宽带信号数字下变频设计与实现

为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储,提出了一种基于FPGA的宽带中频信号数字下变频结构。讨论了多相滤波正交化和分布式算法的基本原理,给出了宽带中频信号数字下变频的实现方案,重点对结构中正交化和抽取滤波两个模块进行了分析设计。Matlab仿真结果和FPGA仿真结果表明：该宽带中频信号数字下变频结构具有...     

Low Power Digital Frequency Conversion Architectures

State-of-the-art data communication systems make extensive use of digital hardware. Besides baseband modulation functions, also the frequency tuning functions are now being shifted from analog to digital implementation. Integration, cost and ease of programming are the primary motivations for doing this. This paper presents an alternative to the traditional digital frequency conversion architectures. The proposed architecture achieves low power as well as high speed operation, and achieves this dual goal by reducing programmability. A multi-rate filtering approach is used, which is applicable for both upconversion and downconversion of quadrature modulated data.     

宽带数字下变频器的一种新的实现结构

在软件无线电系统中，由于A／D输出数据流的采样率很高以及信道选择滤波器过渡带宽要求很窄等原因，数字下变频器(DDC)的运算复杂度很高。该文将基于频率响应屏蔽(FRM)方法的FIR滤波器引入到数字下变频器设计中，并详细地研究了此类数字下变频器的高效实现结构和算法复杂度。理论分析与仿真结果表明文中给出的DDC实现结构的计算效率很高。     

微型SAR的数字下变频设计

在微型SAR实时成像样机的设计中,对雷达回波在中频进行采样,然后采用数字下变频技术实现正交解调,可以减少系统的复杂性,提高雷达的数字化程度和性能。该文针对微型SAR方案中数字下变频设计中的难点,即采样频率高达2 Gsps,带宽900 MHz,实时处理的难度很大,根据具体设计参数优化了数字下变频的实现结构,重点比较了并行FIR滤波器和快行FIR滤波器的差别,然后在FPGA中编程实现了数字下变频模块,给出资源占用情况、运行速度和量化噪声影响,最后给出在微型SAR技术项目中的实际应用结果,理想的成像结果表明了该设计的正确性。     

基于MVR CORDIC算法的DDC设计与实现

介绍了基干FPGA的数控振荡器(NCO)的实现方案,基于FPGA的FIR滤波器的实现方案,MVR CORDIC算法的基本原理;给出了基于MVR CORDIC算法的DDC设计,给出了基于FPGA的DDC仿真结果并对其性能进行了分析,结果表明DDC能够高速实时稳定可靠的工作,已应用于S波段遥测中频数字化接收机系统中.