共查询到19条相似文献,搜索用时 140 毫秒
1.
从微电子集成电路技术发展的趋势,介绍了集成电路技术发展对光刻曝光技术的需求,综述了当前主流的DUV光学曝光技术和新一代曝光技术中的157nm光学曝光、13nm EUV曝光、电子束曝光、X射线曝光、离子束曝光和纳米印制光刻技术的发展状况及所面临的技术挑战.同时,对光学曝光技术中采用的各种分辨率增强技术如偏轴照明(OAI)、光学邻近效应校正(OPC)、移相掩膜(PSM)、硅片表面的平整化、光刻胶修剪(resist trimming)、抗反射功能和表面感光后的多层光刻胶等技术的原理进行了介绍,并对不同技术时代可能采用的曝光技术作了展望性的评述. 相似文献
2.
程建瑞 《电子工业专用设备》2015,(5)
光刻机的分辨率是基于瑞利分辨率公式R=k1λ/NA,提高分辨率的途径是缩短曝光光源的波长和提高投影物镜的数值孔径.目前主流市场使用的是193 nm 浸没光刻机多曝光技术,已经实现16 nm 技术节点的集成电路大规模生产.相对于193 nm 浸没光刻机双曝光技术,极紫外(波长13.5 nm )光刻技术可以为集成电路的生产提供更高的k1,在提供高分辨率的同时拥有较大的工艺窗口,减小光刻工艺复杂性,是具有很大吸引力的光学光刻技术,预计将在14 nm/11 nm 节点进入集成电路批量生产应用.但是,极紫外光刻技术还有包括曝光成像(patterning)、掩模版(m ask)、光刻机(scanner)、高功率极紫外光源(source)、极紫外光刻胶、光学系统寿命等挑战需要解决.其中光刻机方面的挑战主要有:光刻机基础平台技术,对焦、剂量与套刻控制技术,光学设计与制造技术,光学测量技术,多层膜技术,波像差、杂散光控制等技术.本文对极紫外光刻的主要挑战技术进行论述. 相似文献
3.
介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术,包括:(1)光学曝光系统与电子束曝光系统的匹配技术;(2)投影光刻和JBX-5000LS混合曝光技术;(3)接触式光刻机和JBX-5000LS混合曝光技术;(4)大小束流混合曝光技术或大小光阑混合曝光技术;(5)电子束与光学曝光系统混合光刻对准标记制作技术.该技术已成功地应用于纳米器件和集成电路的研制工作,实现了20nm线条曝光,研制成功了27n m CMOS器件;进行了50nm单电子器件的演试;并广泛地用于100nm化合物器件和其他微/纳米结构的制造. 相似文献
4.
介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术,包括:(1)光学曝光系统与电子束曝光系统的匹配技术;(2)投影光刻和JBX-5000LS混合曝光技术;(3)接触式光刻机和JBX-5000LS混合曝光技术;(4)大小束流混合曝光技术或大小光阑混合曝光技术;(5)电子束与光学曝光系统混合光刻对准标记制作技术.该技术已成功地应用于纳米器件和集成电路的研制工作,实现了20nm线条曝光,研制成功了27n m CMOS器件;进行了50nm单电子器件的演试;并广泛地用于100nm化合物器件和其他微/纳米结构的制造. 相似文献
5.
介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术,包括:(1)光学曝光系统与电子束曝光系统的匹配技术;(2)投影光刻和JBX-5000LS混合曝光技术;(3)接触式光刻机和JBX-5000LS混合曝光技术;(4)大小束流混合曝光技术或大小光阑混合曝光技术;(5)电子束与光学曝光系统混合光刻对准标记制作技术. 该技术已成功地应用于纳米器件和集成电路的研制工作,实现了20nm线条曝光,研制成功了27nm CMOS器件;进行了50nm单电子器件的演试;并广泛地用于100nm化合物器件和其他微/纳米结构的制造. 相似文献
6.
7.
研究了旋涂和光刻工艺对制备表面传导发射显示器(SED)微细结构的影响,分析正性光刻胶和旋涂工艺的作用机理,探讨光刻胶的平面旋涂工艺、曝光剂量、前烘对光刻图形的影响.借助旋涂技术将光刻胶转移在附有金属薄膜的玻璃基片上,利用紫外光对其进行曝光,通过视频显微镜、台阶仪对实验结果分析,优化实验工艺参数.结果表明,光刻胶留膜率随旋转速度增大而减少,随光刻胶的粘度增大而增大,光刻图形宽度随曝光剂量的增大而变窄,曝光剂量40~50 mJ/cm2,前烘110 ℃保温25 min条件下光刻图形边缘平整,为研制SED微细结构奠定了基础. 相似文献
8.
193nm光学光刻技术 总被引:2,自引:0,他引:2
目前看来,193nm光学光刻很有希望应用到0.13μm集成电路工业生产中去。本文从光源、照明系统、掩模、光刻胶、光刻机等方面对193nm光学光刻技术进行了分析,并介绍了它目前的一些进展情况,最后对它的应用前景进行了简要分析。 相似文献
9.
10.
11.
Fritze M. Chen C.K. Astolfi D.K. Yost D.R. Burns J.A. Chang-Lee Chen Gouker P.M. Suntharalingam V. Wyatt P.W. Keast C.L. 《Circuits and Devices Magazine, IEEE》2003,19(1):43-47
We have developed resolution-enhanced optical lithography processes that have enabled us to fabricate devices with deep sub-100 nm feature sizes. Isolated gate features were resolved down to 40 nm in resist using optimized phase-shift lithography processes. The addition of a small reactive ion etch (RIE) etch bias allowed us to fabricate transistors with gate lengths in the range 9-25 nm. This was achieved using standard 248 nm optical stepper, photoresist, and RIE technology. The capability is valuable for providing robust fabrication processes for advanced device technology studies. Double-exposure phase-shift imaging is also achieving growing industry acceptance with promising new results recently reported by UMC and Intel. These results show that optical lithography with aggressive resolution enhancements will likely be able to meet the needs of the semiconductor industry for the rest of this decade, pushing out the anticipated introduction of next-generation lithography (NGL) technologies further into the future. 相似文献
12.
13.
Limits of lithography 总被引:1,自引:0,他引:1
Harriott L.R. 《Proceedings of the IEEE. Institute of Electrical and Electronics Engineers》2001,89(3):366-374
Lithography technology has been one of the key enablers and drivers for the semiconductor industry for the past several decades. Improvements in lithography are responsible for roughly half of the improvement in cost per function in integrated circuit (IC) technology. The underlying reason for the driving force in semiconductor technology has been the ability to keep the cost for printing a silicon wafer roughly constant while dramatically increasing the number of transistors that can be printed per chip. ICs have always been printed optically with improvements in lens and imaging material technology along with decreases in wavelength used fueling the steady improvement of lithography technology. The end of optical lithography technology has been predicted by many and for many years. Many technologies have been proposed and developed to improve on the performance of optical lithography, but so far none has succeeded. This has been true largely because it has always been more economical to push incremental improvements in the existing optical technology rather than displace it with a new one. At some point in time, the costs for pushing optical lithography technology beyond previously conceived limits may exceed the cost of introducing new technologies. In this paper the author examines the limits of lithography and possible future technologies from both a technical and economic point of view 相似文献
14.
ITRS 2001与芯片特征尺寸的缩小 总被引:6,自引:0,他引:6
2001《国际半导体技术指南(ITRS)》规划出半导体技术未来15年内的发展。它主要强调芯片特征尺寸的进一步缩小,2001年0.13μm,2004年90nm,2007年70nm,2010年50nm,2013年30nm,2016年22nm。阻碍芯片特征尺寸缩小的关键是光学光刻技术,为此,世界各强国加速开发下一代光学光刻技术,如157nm光学光刻、电子束光刻(EBL)和极紫外线(EUVL)光刻等。展望了缩小芯片特征尺寸的前景和存在的问题。 相似文献
15.
简述了光学光刻技术在双重图形曝光、高折射率透镜材料及浸没介质、32nm光刻现状及22nm浸没式光刻技术的进展,指出了光学光刻技术的发展趋势及进入22nm技术节点的前景。 相似文献
16.
首先介绍了光刻技术的发展及其面临的挑战。随着纳米加工技术的发展,纳米结构器件必将成为未来集成电路的基础,而纳米光刻技术是纳米结构制作的基础,基于表面等离子体的纳米光刻作为一种新兴技术有望突破45nm节点从而极大提高光刻的分辨力。介绍了表面等离子体的特性,对表面等离子体(SPs)在光刻中的应用作了回顾和分析,指出在现有的利用表面等离子体进行纳米光刻的实验装置中,或采用单层膜的超透镜(Superlens),或采用多层膜的Super-lens,但都面临着如何克服近场光刻这一难题;结合作者现有课题分析了表面等离子体光刻的发展方向,认为结合多层膜的远场纳米光刻方法是表面等离子体光刻的发展方向。 相似文献
17.
近期光刻用ArF准分子激光技术发展 总被引:1,自引:1,他引:0
193 nm ArF准分子激光光刻技术已广泛应用于90 nm以下节点半导体量产。ArF浸没式也已进入45 nm节点量产阶段。双图形光刻(DPL)技术被业界认为是下一代光刻32 nm节点最具竞争力的技术。利用双图形技术达到32 nm及以下节点已经被诸多设备制造商写入自己的技术发展线路。Cymer公司和Gigaphoton公司为双图形光刻开发了高输出功率、高能量稳定性和具有稳定的窄谱线宽度ArF准分子光源。分析了近期发展用于改进准分子激光性能的关键技术:主振-功率再生放大(MOPRA)结构、主振-功率振荡(MOPO)结构,主动光谱带宽稳定技术,先进的气体管理技术。对光刻用准分子激光光源技术发展趋势进行了简要的讨论。 相似文献
18.
19.
电子束光刻技术与图形数据处理技术 总被引:3,自引:2,他引:1
介绍了微纳米加工领域的关键工艺技术——电子束光刻技术与图形数据处理技术,包括:电子束直写技术、电子束邻近效应校正技术、光学曝光系统与电子束曝光系统之间的匹配与混合光刻技术、电子束曝光工艺技术、微光刻图形数据处理与数据转换技术以及电子束邻近效应校正图形数据处理技术。重点推荐应用于电子束光刻的几种常用抗蚀剂的主要工艺条件与参考值,同时推荐了可以在集成电路版图编辑软件L-Edit中方便调用的应用于绘制含有任意角度单元图形和任意函数曲线的复杂图形编辑模块。 相似文献