共查询到10条相似文献,搜索用时 15 毫秒
1.
高速PCB串扰分析及其最小化 总被引:6,自引:0,他引:6
技术进步带来设计的挑战,在高速、高密度PCB设计中,串扰问题日益突出。本文就串扰原理和对信号完整性影响进行分析,并在此基础上提出了高速PCB设计中串扰最小化的方法。 相似文献
2.
高速PCB串扰分析及其最小化 总被引:1,自引:0,他引:1
技术进步带来设计的挑战,在高速、高密度PCB设计中,串扰问题日益突出.本文就串扰原理和对信号完整性影响进行分析,并在此基础上提出了高速P C B设计中串扰最小化的方法. 相似文献
3.
技术进步带来设计的挑战,在高速、高密度PCB设计中,串扰问题日益突出。本文就串扰原理和对信号完整性影响进行分析,并在此基础上提出了高速PCB设计中串扰最小化的方法。 相似文献
4.
提出了一种新的PCB串扰信号频率识别方法,以帮助PCB设计工程师根据串扰信号的频率特征查找串扰信号来源.原理是应用小波函数的奇异性识别能力从被干扰信号来识别串扰信号的上升或下降沿,从而根据它们直接确定串扰信号的频率.仿真结果表明,此方法确定的串扰信号频率与实际结果是一致的. 相似文献
5.
在高速电路设计中,信号完整性问题越来越突出,已经成为高速电路设计师不可避免的问题。该文重点研究了平行传输线间的串扰问题,通过信号完整性分析软件Hyperlynx建立了三线串扰模型并进行仿真分析,最后提出高速PCB设计中减小串扰噪声的策略。 相似文献
6.
7.
针对高速数字电路PCB中传输线间串扰的严重性,从精确分析PCB中串扰噪声的角度出发,在传统的双线耦合模型的基础上,采用了一种三线串扰耦合模型。该模型由两条攻击线和一条受害线组成,两条攻击线位于受害线的两侧,线间采取平行耦合的方式。利用信号完整性仿真软件Hyperlynx对受害线上的近端串扰噪声和远端串扰噪声进行了仿真。仿真结果表明,不同的传输模式和传输线类型、信号层与地平面的距离、耦合长度、传输线间距和信号上升/下降沿等因素会对受害线上的近端串扰和远端串扰产生较大的影响。在分析仿真结果的基础上,总结出了高速PCB设计中抑制串扰的有效措施,对高速数字电路设计有一定的指导意义。 相似文献
8.
9.
10.
串扰是高速电路实现其信号完整性的主要障碍之一,为了尽可能的地减小串扰对信号品质的影响,保证电路功能的高品质实现,有必要分析PCB设计中的串扰问题。本文针对一块板卡中,数据丢包的现象,利用理论分析和软件仿真的方法,得出串扰是数据品质不佳的罪魁祸首。并对串扰进行定量的分析,最后找到抑制串扰的方法,得到高品质的信号输出。 相似文献