CMOS集成电路的ESD模型和测试方法探讨

随着超大规模集成电路工艺的高速发展，特征尺寸越来越小，而静电放电(Electrostatic Discharge)对器件可靠性的危害变得越来越显著。因此．静电放电测试已经成为对器件可靠性评估的一个重要项目。介绍了ESD的4种等效模型：人体、机器、器件充电和场感应模型，以及各模型的特点和等效测试电路。同时较详细的介绍了ESD的测试方式和方法。     

MOS器件的ESD失效

静电放电(ESD)对半导体器件,尤其是金属氧化物半导体(MOS)器件的影响日趋凸显,而相关的研究也是备受关注.综述了静电放电机理和3种常用的放电模型,遭受ESD应力后的MOS器件失效机理,MOS器件的两种失效模式;总结了ESD潜在性失效灵敏表征参量及检测方法;并提出了相应的静电防护措施.     

ESD辐射场测试研究

测试一直是静电与电磁防护研究的瓶颈.针对ESD辐射场测试问题,提出了能量有效带宽和动态范围有效带宽的概念,并根据IEC61000-4-2标准规定的ESD电流波形,采用数值方法估算了ESD辐射场的带宽以及上升时间对带宽的影响.在此基础上成功研制了带宽为3.5Hz~1GHz(±1.5dB),动态范围60dB,测试灵敏度可调的ESD辐射场测试系统,并实际测试了IEC61000-4-2标准规定的水平和垂直耦合电场.     

IC静电放电的测试

本文主要论述了静电放电(ESD)人体放电模式的测试过程,包括测试标准、IC管脚的测试组合、IC失效判别以及静电放电敏感度等级分类等。     

从ANSI/ESD S20.20-2014的变化谈静电放电控制发展趋势

2014年7月,美国批准实施了最新标准ANSI/ESD S20.20,新标准增加了控制CDM/MM的量化指标要求,增加了人体静电电压测试要求以及绝缘体静电电场控制的要求等等,比2007版标准更加合理和完善,本文从S20.20标准的变化,谈谈静电放电(ESD)的控制发展趋势。静电放电模型设置更科学美国ESD协会在制定ESD控制方案时要记录最敏感器件,从而制定科学、合理、充分的ESD控制方案。ANSI/ESD S20.20第一版(1999年)标准的适用范围     

ESD测试成为EMC测试的标杆

ESD(静电放电)强调具有几千伏脉冲、产生几安培电流的电子设备。如果电流不是很大,ESD的上升时间将少于300ps,这就意味着其所产生的频率高于3.3GHz。所以,如果设备能够通过ESD测试,那么,该设备也就能通过其他电磁兼容性(EMC)测试—电快速瞬时(EFT)抗扰度和RF辐射抗扰度。这是因为在这些测试中频率都达不到ESD放电那么高。同时,能够减弱ESD影响的一些技术也能减弱EFT和RF辐射的信号。实际上,一些     

ESD防护仿真技术研究

静电放电（ESD）一直是电子产品的重大威胁,严重的还会造成芯片失效。在设计阶段需对芯片受ESD冲击后的耦合情况进行预测评估,并为芯片设计有效的ESD防护,实现系统级高效ESD设计（SEED）成为发展趋势。文章研究了瞬态抑制二极管（TVS）对静电的响应情况,并将TVS分为回滞型与非回滞型,分别建立了SPICE模型。提出了一种新的ESD发生器电路模型和全波模型,所得电流波形与实测数据吻合较好。两种模型的电流特征值与IEC 61000-4-2:2008要求的偏差较小。为复现完整的系统级ESD测试环境提供了支持,也为探索芯片在系统级ESD测试下的行为模式打下基础。     

基于CMOS工艺的全芯片ESD保护电路设计

介绍了几种常用ESD保护器件的特点和工作原理,通过分析各种ESD放电情况,对如何选择ESD保护器件,以及如何设计静电泄放通路进行了深入研究,提出了全芯片ESD保护电路设计方案,并在XFAB 0.6 μm CMOS工艺上设计了测试芯片.测试结果表明,芯片的ESD失效电压达到5 kV.     

基于显微激光多普勒的纳结构振动特性测试

为了分析NEMS典型器件静电激励纳米梁谐振器的振动特性,建立了测试中的关键模型静电激励纳米梁谐振器的等效电学模型、纳米梁谐振器的等效机械模型,以及静电激励纳梁谐振器在受激状态下受到的静电力与静电激励的相互关系模型.利用基于显微激光多普勒纳结构离面振动测试系统,对静电激励纳米梁谐振器的离面振动特性进行了测试,试结果验证了建模的正确性,同时对NENS加工工艺进行了评价和表征.     

系统级ESD激励源模型研究进展

芯片级和系统级静电放电(ESD)协同设计可以有效地应对电子设备面临的ESD风险,但需要对整个ESD防护网络进行建模,特别是建立精确的系统级ESD激励源模型。文章阐述了静电枪、浪涌等两种常用ESD激励源模型的基本原理、建模和仿真方法。分析了已有模型在仿真预测中面临的挑战和存在的问题。最后,指出了系统级ESD激励源模型的发展趋势。