基于JPEG2000的一种新型率控制方法

JPEG2000静止图像压缩标准的压缩后率失真优化算法虽然能保持较好的图像质量,但其计算量大、内存占用多。文中提出了一种图像质量基本相同于率失真优化的、基于先验信息扫描的、新的率控制方法。该方法可以有效地减少熵编码时的计算复杂度并降低内存占用率。     

一种基于FPGA与ADV212的图像压缩系统设计

考虑日益增长的图像信息数据量造成的图像传输与存储压力,为减少图像中的冗余信息,实现图像的无损压缩,利用JPEG2000专用的编解码芯片ADV212与可编程逻辑门阵列FPGA相组合,设计了一种图像压缩系统.由ADV212负责对图像进行压缩,FPGA负责控制整个系统的时序和图像数据传输,提高压缩效率.初始化阶段,利用FPG...     

一种基于JPEG2000算法图像传感器的设计

提出了一种基于JPEG2000算法的实时图像传感器设计方案,将采集到的图像数据通过编码器ADV212压缩为JPEG2000格式,再由微控器对目标进行探测和识别。该图像传感器具有高压缩率、低比特速率以及体积小巧、控制灵活等特点,并在安防、监控领域中实际应用,能够快速、准确地获取目标图像信息。     

一种基于JPEG2000算法的图像传感器设计

提出一种基于JPEG2000算法的实时图像传感器设计方案,将采集到的图像数据通过编码器ADV212压缩为JPEG2000格式,再由微控器对目标进行探测和识别。该图像传感器具有高压缩率、低比特速率、体积小巧以及控制灵活等特点,并实际应用于安防、监控领域,能够快速、准确地获取目标图像信息。     

一种新的高速二维离散小波变换器结构

提出了一种应用于JPEG2000静态图像编码系统的二维离散小波变换(2D-DWT)单元的FPGA实现.分析了2D-DWT算法的特点,提出了一种直接进行二维小波变换的高速算法,克服了传统二维小波变换算法对存储器的频繁访问的缺点.同时,硬件结构具有较高的并行度和吞吐率;运用流水线技术,进一步提高了系统性能,每个时钟能输出4个小波系数.该结构对于N×N的图像,处理速度仅需要(N/2)2个时钟周期.设计经过FPGA验证,可用于实时图像压缩系统中.     

一种高压缩比的图像采集压缩系统设计

设计了一种以FPGA为控制核心的图像采集压缩系统，采用多接口完成多制式图像的实时采集和处理，通过FPGA完成图像采集和系统逻辑时序控制，DSP完成压缩算法的控制，实现JPEG2000格式的图像压缩，极大地提高了压缩速度和压缩比，最终实现了25倍的压缩率，并且在高压缩比的情况下图像失真率低，通过大量试验证明，该系统稳定、可靠，满足设计要求。     

一种基于DSP的视频图像压缩系统的设计

介绍了一种基于DSP技术的视频图像压缩系统的实现方法,以TI公司的TMS320VC5402DSP为处理器设计低成本视频图像压缩板.该压缩板是一个独立的视频图像压缩和传输设备,它能直接对全彩色电视信号进行数字化和压缩编码.利用DSP对单幅画面采用JPEG压缩方法,然后以尽快连续方式将各单幅画面联系起来,并通过USB总线将图像数据发送到微机.     

一种针对遥感图像的自动ROI编码算法

感兴趣区域（ROI）编码技术具有在不丢失重要信息的同时又有效地压缩了数据量的特点，非常适用于遥感图像的压缩但现有的ROI编码算法在编码前需人为定义ROI．因而在用户无法进行人工干预的情况下其使用受限针对此问题，从遥感图像的特点人手，提出了一种自动ROI编码算法，该算法基于JPEG2000标准框架．首先根据用户需求进行了ROI自动检测．并通过与目标形状最为接近的最小外接矩形的使用将ROI检测算法与ROI编码算法有效地结合在一起，最后，结合检测结果的特点优化了编码算法．实现了对遥感图像的自动ROI编码．实验结果验证了此算法的有效性     

一种CCD相机的视频处理电路设计与噪声分析

为使CCD相机系统能够捕获到高信噪比的图像,介绍了一种视频处理器TDA9965的应用电路设计,简述了其内部组成框图及工作原理。利用某型号TDI CCD作为系统传感器,成功实现了对CCD输出模拟视频信号的量化处理,能够使相机系统完成实时采集图像等任务。同时分析了视频处理器电路设计对相机系统图像信噪比的影响,以电源噪声为干扰源,具体计算了在电路设计不合理和改进设计后两种情况下,CCD相机图像信噪比的变化,并通过试验测试验证,合理的电路设计可以使图像的信噪比提高20 dB以上,从而说明了视频处理电路合理设计的重要性,为高速高信噪比CCD相机的研制提供了技术基础。     

一种改进LMS算法的高速FPGA实现

通过将并行处理方法引入延时 LMS ( DLMS )算法,研究了一种新的并行延时 LMS (PDLMS)算法的FPGA实现。与DLMS算法相比,PDLMS算法具有更小的延时,更高的数据吞吐率,更快的收敛速度。使用Verilog HDL语言完成了该算法在硬件上的实现,同时给出了仿真结构,仿真验证了PDLMS算法比DLMS算法在性能上更具优越性。     

基于ADV202的遥感图像实时压缩系统设计

提出了以JPEG2000图像压缩标准作为压缩算法,采用JPEG2000专用编解码芯片ADV202来实现遥感图像实时压缩系统的方案.该方案可以满足遥感图像压缩系统对实时性、低失真以及高压缩比的要求.测试结果表明,该系统工作稳定可靠,能够满足遥感图像压缩系统实时性的要求,图像压缩效果令人满意.     

一种基于流水线的MQ编码器FPGA设计

提出了一种应用于JPEG2000标准的4级流水线MQ编码器设计方案.采用状态超前更新,前导0位超前检测和字节输出缓冲策略,解决了在上下文(CX)状态表更新、归一化及字节输出过程中的反馈和循环等问题,提高了编码效率.同时,对关键路径处算法进行优化,提高了系统工作的时钟频率.该设计使用VHDL语言在RTL级描述,并在FPGA上对其进行了仿真验证.实验表明,在Altera的StratixⅡ EP2S601020C4上,编码器的工作效率可以达到1CxD/cycle,最高工作时钟频率可达99.66 MHz.     

基于FPGA的网络图像采集处理系统设计

介绍一种基于FPGA的网络图像采集处理系统设计,该系统采用单片FPGA,实现了图像的采集、压缩和网络传输功能,具有体积小,集成度高,算法升级灵活方便的特点。详述了模块的图像采集逻辑、RAM控制逻辑、压缩算法逻辑和网络传输功能的实现方法。测试结果表明,系统运行稳定,性能满足要求。     

适于CCD相机图像压缩的位平面编码器

针对目前JPEG2000中最优截断嵌入式块编码器硬件实现效率低且占用大量资源问题,提出一种适于CCD相机图像压缩的位面编码器(BPC)。BPC结构思想是基于数据路径详细分析来获得上下文窗口的。另外,使用自主研发的地面检测设备对采用BPC结构设计的JPEG2000图像压缩系统进行实验。实验结果表明,BPC结构CCD图像压缩系统可以稳定可靠地工作,BPC具有较高的工作性能,工作频率达到75 MHz。压缩系统与传统方法相比较,平均PSNR提高了0.91 dB,非常适于CCD相机的应用。     

JPEG2000中算术编码器的FPGA实现

研究了 JPEG2 0 0 0标准中算术编码器的硬件实现问题 ,提出了一种适合 VLSI实现的结构 ,并在 FPGA上对其进行了仿真验证。该设计使用 Verilog语言在 RTL级描述 ;并以 AlteraFLEX1 0 K1 0 0 - 3为基础 ,在 Maxplus II下完成综合及后仿真。综合得到的器件面积利用率 1 6 % ,最高工作时钟 3 1 .4MHz。分析表明 ,这种结构能够满足 JPEG2 0 0 0系统对 5 1 2× 5 1 2的灰度图像数据进行实时处理的要求     

基于Motion-JPEG2000的视频处理

通过与现行视频压缩标准的比较，阐述Motion-JPEG2000的主要特点及优势，讨论了其核心算法并介绍了一种在网络中有效传输视频码流的策略。     

基于小波的视频图像压缩研究进展

近十几年来,随着小波理论研究的不断深入,小波图像压缩的应用研究日臻成熟,在此背景下,基于小波的视频图像压缩的理论和应用研究在业界已引起广泛关注.本文在对近十几年来小波图像压缩研究的回顾和总结基础上,着重介绍了小波技术在视频图像压缩应用研究的最新进展,探讨了目前小波视频压缩研究的若干热点问题及其今后的发展方向.     

基于FPGA的多级小波逆变换实时系统设计

针对JPEG2000解码系统中的核心处理模块--离散小波逆变换(IDWT),提出了一种基于FPGA的多级小波逆变换的高速、实时的硬件解决方案。仿真验证表明本方案能够满足连续输入的数据进行实时处理的要求,并且所设计的系统具有功耗低、成本低等优点。     

JPEG2000标准中无损压缩部分的FPGA实现

小波变换是当代信号处理技术常用的数学方法之一,在图像压缩方面也有很好的应用。新一代的图像压缩标准JPEG2000就是采用这种技术。文中介绍了如何在FPGA(现场可编程门阵列)上实现JPEG2000标准中无损压缩的方法。该算法简单,计算量小,易于硬件实现。硬件实现结果与软件实现结果基本一致。