基于边界特征的车道标识线检测方法

车道标识线的准确检测是实现车辆自动导航和车辆安全辅助驾驶的首要问题,为了得到较理想的车道的标线边缘,利用车道的边缘特征对车道图像进行二值化和形态学处理,对车道区域实现准确的边缘检测,最后利用Hough变换定位出车道标识线,完成对车道标识线的识别。实验表明,该方法能实现对复杂环境下车道标识线的准确识别,具有较好的鲁棒性和可靠性。     

基于RGB彩色通道的结构化道路车道线检测

车道线检测是车辆智能辅助系统的重要组成部分,为提高检测准确性,文中采用一种基于RGB颜色特征的车道线检测方法。根据车道线颜色特征设计转移函数标记图像中的车道线区域,并应用基于形态学的边缘检测算法提取车道线边缘,最终检测出车道线。文中算法原理简单,在车道线边缘识别上,具有较高的准确度,对自动车辆车道线检测有一定的意义。     

基于FPGA的快速车道偏离预警系统硬件实现

针对现今采用PC机实现的车道偏离预警系统实时性低的问题,介绍了一种以FPGA为核心的车道偏离预警系统的纯硬件语言实现方法。整个系统由纯硬件语言设计,主要包含图像采集模块,中值滤波模块,Sobel边缘检测模块和Hough变换模块。每个模块均采用并行结构同时系统以流水线方式运行,充分利用了FPGA的并行处理优势,显著的提高了数据处理的速度。结果表明,系统边缘检测效果良好,能清晰地检测出车道线;同时系统响应速度满足实际需求。     

车道线实时检测与偏离预警系统设计与研究

为保证交通安全,设计了一种基于单目视觉的车道偏离检测系统,利用 车载前视摄像 头获取图像,实时对动态图像进行处理,在驾驶员非主观偏离车道时进行报警。首先研 究了图像预处 理技术,包括灰度化、截取有效区域、滤波去噪、图像灰度增强、边缘检测和边缘修复功能 。其次对预处 理后的图像进行车道线检测,为有效识别具有车道线特征的图像,提出了一种改进的Hough 变换算法;对 没有车道线特征或车道线特征不明显的图像,采用了动态检测方法。在此基础上,提出 了一种车道线 纠正算法,即四点标定逆透视变换,将车道图像转化为俯视图,建立图像坐标系与实际俯视 坐标系之间的 关系,得到实际车辆的位置和偏移角度,判断该车辆的情况并作出指示。最后,在实际道路 中对设计中关 键技术以及整个系统进行了实验,大量实验结果表明,本文系统能在多种环境的道路中实现 车道线的准确识别和偏移判断,具有良好的实时性和鲁棒性。     

利用卷积神经网络的车道线检测方法

车道线检测是自动或智能辅助驾驶的核心问题之一。本文主要研究单目视觉下车道线检测算法。车道线具有多样性,其存在的环境又具有复杂性,因此准确高效车道线检测是一个具有挑战性的问题。本文提出了一种新的车道线检测算法,在传统车道检测方法中引入深度学习模型,主要包括下了步骤:首先使用基于车道线先验特征的图像增强算法进行边缘增强,对于边缘增强后的图像采用线段检测器进行线段提取,然后利用卷积神经网络构造线段分类器排除线段噪声,最后通过对消失点聚类排除无关线段,并按斜率聚类产生主车道线。实验表明,本文实现的算法具备较强的鲁棒性和很高的检测准确度。      

基于机器视觉道路识别算法的研究

在道路图像中,为了得到较理想的车道标识边缘,采用基于Sobel算子边缘图像增强的方法增强道路车道线的边缘,从而明显提高车道线提取的准确性.针对道路边界的形状特征提出的二次曲线道路边界模型,实现了对车道标识线的实时跟踪.     

基于扩展卡尔曼滤波器的车道线检测算法

提出一种将道路结构模型信息与扩展卡尔曼滤波器(EKF,extended Kalman filter)相结合的车道线检测算法。基于扫描线的自适应边缘检测算子进行边缘点的检测,针对车道模型建立了适合算法的自定义参数空间,进行边缘点的投票,提取出候选车道线,解决了传统Hough变换中处理速度慢的问题。根据道路几何学和车辆动力学建立新的车道模型,增加了车道信息待估计的参数,并利用车道线的特征约束排除干扰线得到车道线的内边界,结合EKF对车道线边界点坐标参数进行跟踪估计,以保证算法的稳定性与鲁棒性。实验结果表明,本文算法能够处理绝大多数的复杂车道情况,在实时性、鲁棒性和检测率上都取得很好的效果。     

结构化道路车道线的鲁棒检测与跟踪

针对智能车在视觉导航过程中车道线检测的鲁棒性和实时性问题,提出一种适用于结构化道路的车道线鲁棒检测与跟踪方法。首先,简化的Sobel算子提取车道线边缘图像,将边缘图像与改进的Otsu方法得到的车道线分割图像进行融合,实现对车道线标记点的鲁棒检测;然后,采用迭代最小二乘方法拟合车道线标记点并去除干扰点,并根据拟合参数建立车道线模型;最后,引入尺度无迹卡尔曼滤波(SUKF)对车道线进行跟踪。通过对多段实地采集的视频进行了仿真实验,结果表明,该方法对于高速公路车道线的检测率可达到99%,并具有较好实时性能;对于受损和弄污的城市道路车道线也体现出较好的鲁棒性和时间性能。     

Hough变换的车道线并行检测

针对车道线识别鲁棒性的问题,提出了基于Hough变换的车道线检测方法。为解决Hough变换检测直线速度慢的问题,文中采用了并行加速处理技术,将待检测图片分解成左右两个感兴趣区域分别分配给两个CPU,再将两个CPU并行独立运行的检测结果进行汇总。实验数据表明,车道线检测速度提高了39.1%,车道线检测质量优于传统的串行检测,提高了Hough变换的车道线检测实现效率。     

基于Gabor滤波器的车道线快速检测方法

针对在全景相机获取到的高交通信息量的复杂场景下传统Canny算子很难实时且鲁棒地提取车道线特征的问题,提出一种基于Gabor滤波器的最优方向区间快速检测算法。首先利用同心圆环近似展开法将全景图像展开成矩形图像,然后对展开图像进行不同相位角的Gabor滤波处理,快速得到使车道线边缘清晰度达到最高的方向区间。在Canny算子检测边缘过程中,只对处于该区间内的边缘点进行非极大值抑制及进一步处理,实现车道线的快速检测。最后算法在实拍的500帧视频样本上进行测试,识别率优于94.2%。结果表明所提算法不易受复杂环境影响,可用性强,有效地提高了车道偏离预警系统的实时性与稳定性。     

A 7.1-GB/s low-power rendering engine in 2-D array-embedded memorylogic CMOS for portable multimedia system

A single-chip rendering engine that consists of a DRAM frame buffer, a SRAM serial access memory, pixel/edge processor array and 32-b RISC core is proposed for low-power three-dimensional (3-D) graphics in portable systems. The main features are two-dimensional (2-D) hierarchical octet tree (HOT) array structure with bandwidth amplification, three dedicated network schemes, virtual page mapping, memory-coupled logic pipeline, low-power operation, 7.1-GB/s memory bandwidth, and 11.1-Mpolygon/s drawing speed. The 56-mm² prototype die integrating one edge processor, eight pixel processors, eight frame buffers, and a RISC core are fabricated using 0.35-μm CMOS embedded memory logic (EML) technology with four poly layers and three metal layers. The fabricated test chip, 590 mW at 100 MHz 3.3 V operation, is demonstrated with a host PC through a PCI bridge     

图像边缘检测系统的硬件设计

介绍了一种视频检测系统中图像边缘检测子系统的设计方案及其实现过程。选择Sobe!算子作为设计系统的核心算子。该系统采用Ahera公司的FPGA（现场可编程门阵列）芯片作为中央处理器,由帧数据接收模块、像素值串入并出模块、像素窗口刷新模块、数据处理模块及相关配置电路组成。像素窗口刷新模块本质为一个移位寄存器,用于实现像素处理窗口的更新,并将更新后的数据送入数据处理模块实现Sobel算法和整个图像边缘检测的过程。系统在QuartusII软件平台下开发,通过仿真证明符合设计要求,并被成功下载到Cyclone系列FPGA中。本系统还可应用在需要对图像进行高速处理的场合。     

Single Chip Dual–Issue RISC Processor for Real–Time MPEG–2 Software Decoding

A single chip system for real–time MPEG–2 decoding can be created by integrating a general purpose dual–issue RISC processor, with a small dedicated hardware for the variable length decoding (VLD) and block loading processes; a 32KB instruction RAM; and a 32KB data RAM. The VLD hardware performs Huffman decoding on the input data. The block loader performs the half–sample prediction for motion compensation and acts as a direct memory access (DMA) controller for the RISC processor by transferring data between an external 2MB DRAM and the internall 32 KB data RAM. The dual-issue RISC processor, running at 250MHz, is enhanced with a set of key sub-word and multimedia instructions for a sustained peak performance of 1000 MOPS. With this setup for MPEG-2 decoding applications, bi-directionally predicted non-intra video blocks are decoded in less than 800 cycles, leading to a single-chip, real-time MPEG-2 decoding system.     

A CCD/CMOS focal-plane array edge detection processor implementingthe multiscale veto algorithm

A prototype 32×32 array processor fabricated in 2-μm charge coupled devices (CCD)/CMOS technology implementing the multiscale veto edge detection algorithm is presented. In this algorithm, differences between pixel values are computed in the original image, as well as after applying a series of smoothing filters of varying spatial scales. An edge exists between two pixels only if the magnitude of their difference is greater than a given threshold for all levels of smoothing tested. This algorithm maps particularly well to implementation as a focal plane processor as it requires only nearest neighbor communication. The CCD array performs the functions of image acquisition, charge loading and removal, and image smoothing. Analog circuits between each pair of pixels in the array compute the absolute value of difference between neighboring values and compare it to a global threshold. These circuits have been designed to allow reliable discrimination of differences from ~3.1% to ~10.1% of full scale range and thus meet the performance requirements of many machine vision applications     

Design and Implementation of 160×192 Pixel Array Capacitive-Type Fingerprint Sensor

The application specific integrated circuit implementation of a capacitive fingerprint sensor system-on-chip (SOC), which embeds a 32-bit microcontroller for performing an identification algorithm, is described for user authentication on small, thin, and portable equipment. The SOC is composed of 160 × 192 array cells with a sensor detection circuit and an embedded 32-bit reduced instruction set computer (RISC) microcontroller. The proposed sensor detection circuit increases the voltage difference between a ridge and valley about 80% more than conventional circuits and minimizes an electrostatic discharge influence by applying an effective isolation structure. The 32-bit RISC microcontroller is embedded by a latch base for low power and low complexity. The test chip was fabricated on a 0.35 μm standard complementary metal oxide semiconductor 1-poly 4-metal process.     

基于机器视觉的车道线精确检测算法

车道线检测是车辆智能驾驶系统的重要组成部分.针对传统的车道线检测方法精度低、实时性能差的问题,提出一种基于机器视觉的车道线精确检测算法.该算法采用车道内侧边缘线代表车道线,具体包括预处理和车道线提取两个步骤:预处理部分包括灰度化、Sobel边缘检测、ROI设定、二值化,最终得到车道线部分的二值图像;车道线提取部分包括图像切片、改进的Hough直线检测、DBSCAN直线聚类以及直线拟合,最终得到精确的车道边缘线信息.最后将算法应用于各种场景下的路况测试,实验结果表明:该算法的平均准确率为94.9％,平均处理时长为25.6 ms/f,具有很好的实时性和鲁棒性.