60 Gbit/s宽带电路交换ASIC芯片设计

文章提出了一种60 Gbit/s宽带电路交换专用集成电路(ASIC)芯片的设计实现方案.针对设计芯片速度快、规模大和功耗大等特点,给出了采用流水线设计思想和优化结构处理技术的电路设计解决方案.同时还给出了采用现场可编程门阵列(FPGA)芯片对设计电路进行功能验证的结果和ASIC流片的基本数据.     

一种面向ABNF模式匹配的处理器设计

在对基于文本编码的网络协议解析中,传统的解决方案难以兼顾速度和灵活性两方面的要求.本文针对扩展巴克斯范式(ABNF)的文法特点,提出一种新型可编程处理器的指令系统和体系结构,以满足网络处理对速度和灵活性的共同要求.该方案在可编程逻辑器件(FPGA)上进行了验证,实验结果表明该处理器在实现面积、处理速度和灵活性上都占有较大优势.     

弹性协议可定制的网络数据平面结构及其映射算法

随着网络功能的不断扩展,新型网络协议的不断涌现,这些协议中的数据包具有新的格式定义,需要网络设备能够支持相应的解析和查找。软件定义网络(Software Defined Networking, SDN)基于流表的转发设计使得网络的创新变得简单,但是仍然难以支持任意协议的可编程解析和处理。该文联合考虑数据包的解析和查找过程,提出一种支持协议弹性定制的数据包查找硬件结构,通过比特粒度的解析和基于元操作的查找过程,使得任意协议能够在硬件结构上得到处理;此外,该文针对所提硬件结构提出一种基于多叉树的映射算法,将用户定制协议映射到硬件处理流水线和查找表中。通过实际的FPGA部署验证了所提结构能够支持多种协议的灵活定制,在硬件中的处理速度可以达到390 Gbps,与已有方案相比,其硬件资源利用率有明显降低。该结构对未来的软件定义网络的数据平面设计有重要的意义。     

经典相关算法(MAD)的硬件实现方法

该系统在硬件上以大规模复杂可编程逻辑器件(FPGA)及微处理器(8051)为核心,采用模块化流水线处理结构,实现目标图像的实时跟踪.在系统软件上使用一种高效的快速相关算法MAD,建立相关跟踪置信度评估、模板自适应更换、目标丢失判断、抗干扰准则和再捕获等准则,有效地提高了目标跟踪的稳定性和抗干扰能力.     

VLAN及在千兆以太网MAC中的实现

在分析IEEE 802.1Q协议的基础上,研究了千兆以太网媒体接入控制器(Media Access Control,MAC)中虚拟局域网(Virtual Local Area Network,VLAN)的实现方法,详细介绍了系统接收数据包与发送数据包的详细工作流程。结合各种VLAN划分策略的特点,分析了采用VLAN技术解决实际应用中需要区分不同帧格式的特殊需求。基于Altera FPGA设计了一种千兆全双工以太网MAC,实现了千兆以太网VLAN数据帧的收发,并对不同类型的帧进行了区分。通过现场可编程门阵列(FieldProgrammable Gate Array,FPGA)验证表明,设计能够完成千兆以太网VLAN数据帧的收发、区分功能,满足设计要求。     

面向深度分组检测的高速数据分组解析结构

提出了一种面向深度分组检测的高速数据分组解析结构BiPPCS（bidirectional packet parsing architecture for content security）。结构采用内容萃取树描述协议的耦合关系从而提高了数据分组解析的灵活性;利用硬件双向并行流水线提升了数据分组解析的处理速率;通过使用节点映射算法来均衡各级流水线上的节点数目优化存储空间;分析和仿真显示BiPPCS在处理速率、空间利用率等方面能取得较好的均衡。     

一种新的高速报文解析结构研究

随着新协议的不断涌现和网络速率的迅猛增长,报文解析结构在解析灵活度和解析速率上面临挑战。该文结合流水线设计和二叉trie树查表思想,提出一种应用于路由转发的报文协议解析结构(Parsing PipelineArchitecture for Forwarding,PPAF),通过构建协议二叉trie树来支持报文协议解析的灵活度,利用硬件多级流水查表提升报文协议解析处理速率,采用节点映射算法解决协议二叉trie树节点到流水线映射过程中存储资源不均衡的问题。基于NetFPGA平台的仿真结果表明,相对于现有的高速解析结构,PPAF在处理速率和资源占用上取得较好的均衡的同时,能够提供基于接口的独立灵活解析能力。     

EPON承载IPTV组播业务的设计

提出一种在EPON系统上实现IPTV组播业务的方案,该方案通过重新定义逻辑链路标识(LLID)作为VLAN的标志,把具有相同节目频道业务的ONU划分到同一个VLAN上,实现组播功能。并在OLT和ONU分别执行因特网组管理协议代理(IGMP Proxy)和监听(IGMP Snooping)机制对组播成员进行管理,大大减少了组播控制报文的开销。最后用现场可编程门阵列(FPGA)设计实现该方案的主要功能模块,通过仿真验证该方案的可行性。     

基于FPGA的图像高速去雾实时系统设计实现

雾霾使光照条件恶劣,导致采集的视频图像失真.为了解决这个问题,本文采用Altera公司的Cyclone IV系列现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片作为核心,设计了支持多种分辨率的图像高速去雾实时系统.通过RAM的乒乓操作缓存高速数据流,并利用流水线处理的优势实现了限制对比度自适应直方图均衡化(Contrast Limit-ed Adaptive His-togram Equalization,CLAHE)算法的流程.实验结果表明,该系统能处理高达75 帧/秒的视频图像,具有良好的实时去雾功能.     

一种高速高能效时域温度传感器

高能效温度传感器在物联网(Internet of thing,IoT)系统中有着极为广泛的应用.提出了一种基于流水线型时间-数字转换器(Time-to-digital converter,TDC)的时域温度传感器,该温度传感器中的TDC电路采用了一种具有高线性度的可编程时间放大器(Programmable-gain t...     

基于软件流水线的并行多源视频处理

针对多源、复杂视频处理存在的实时性低,资源占用率高的问题,提出了一种基于软件流水线并行处理多源视频的方法,具有降低视频处理应用的设计难度,优化计算资源使用,提高复杂算法多源视频处理的实时性的特点.首先基于多核CPU构建多任务管理系统,用于任务缓存及调度,并管理资源负载,在此基础上设计软件流水线.软件流水线的每一个stage将对于一帧视频图像的处理封装成任务的形式提交给多任务管理系统调度执行.最后,将软件流水线用于多源视频处理,并行处理6路视频,试验结果表明该方法能够有效提升多源、复杂视频处理的实时性,且在资源利用率,负载均衡等方面具有良好特性.     

Efficient routing for IP subnet VLAN over Ethernet

Existing IP routing algorithms have been developed mainly for non‐VLAN networks. For these routing algorithms to work, an end station must be attached to its associated network. The introduction of VLAN has, however, allowed the physical location of the end station to be changed from time to time. Therefore, some extra mechanism is required to support routing in VLAN environment. Existing approaches have some drawbacks in terms of inefficiency in traffic forwarding and switch software complexity. In this paper, a simple and efficient method for routing over IP subnet VLAN in Ethernet is proposed. This method has been implemented in hardware and found to work correctly. Various measurements and analyses have been performed to verify the efficiency of this protocol. Copyright © 2002 John Wiley & Sons, Ltd.     

通用处理器多核流水线自适应同步方法

在通用处理器上进行信号处理是软件无线电发展的方向之一,现有的共享存储并行编程（OpenMP）和直接线程并行法难以对信号处理进行并行加速。针对串行算法的并行化问题,引入多核流水线方法,对传统串行方法和多核流水线的实时性进行了分析对比。针对多核流水线的同步问题,研究了一种分布式的自适应线程同步方法。结合信号处理实例,对串行方法和多核流水线的实时性进行测试,结果表明多核流水线的吞吐率是串行方法的2.1倍,处理能力大大提高。     

A Pipeline Architecture for Processing of DNA Microarrays Images

In this paper we present a pipeline architecture specifically designed for processing of DNA microarray images. Many of the pixilated image generation methods produce one row of the image at a time. This property is fully exploited by a pipeline which takes in one row of the produced image at each clock pulse and performs the necessary image processing steps on it. This will remove the present need for sluggish software routines that are considered a major bottleneck in the microarray technology. The size of the proposed structure is a function of the width of the image and not its length. The proposed architecture is proved to be highly modular, scalable and suited for a Standard Cell VLSI implementation.     

计算机实验教学示范中心网络VLAN的实现

随着信息点的增多,为了控制广播风暴和提高网络的安全性,提出一种计算机实验教学示范中心网络VLAN的实现方法.首先,对VLAN的概念和特点进行了详细介绍,根据实际情况设计了网络拓扑结构图.其次,探讨了实现VLAN的方式,根据实际需要对各VLAN的IP地址进行了分配,以实例介绍了利用VLAN设计的详细过程,并在交换机上使用...     

基于CSVL的非对称VLAN

 在虚拟桥接局域网中,非对称VLAN能够隔离用户,同时使所有的用户都能够访问共享资源.本文分析了基于SVL的非对称VLAN和基于IVL的非对称VLAN存在的问题,提出了一种适用于类似非对称VLAN应用的CSVL地址学习及转发模型.并以此为基础,提出了基于CSVL的非对称VLAN.实验表明在不增加额外MAC地址表项的情况下,基于CSVL的非对称VLAN实现了非对称VLAN的功能,并能有效降低非对称VLAN的实现复杂度和CPU的占用时间.     

Real-time processing and compression of DNA microarray images.

In this paper, we present a pipeline architecture specifically designed to process and compress DNA microarray images. Many of the pixilated image generation methods produce one row of the image at a time. This property is fully exploited by the proposed pipeline that takes in one row of the produced image at each clock pulse and performs the necessary image processing steps on it. This will remove the present need for sluggish software routines that are considered a major bottleneck in the microarray technology. Moreover, two different structures are proposed for compressing DNA microarray images. The proposed architecture is proved to be highly modular, scalable, and suited for a standard cell VLSI implementation.     

浅谈虚拟局域网技术

详细介绍了计算机局域网冲突域和广播域的基本知识，可以使用虚拟局域网技术来隔离广播域。并又介绍了VLAN干线(Trunk)的基本知识以及几种常用的VLAN Trunk协议，简单分析了VLAN交换机对VLAN信号数据的处理过程。     

Partitioning and pipelining for performance-constrainedhardware/software systems

In order to satisfy cost and performance requirements, digital signal processing and telecommunication systems are generally implemented with a combination of different components, from custom-designed chips to off-the-shelf processors. These components vary in their area, performance, programmability and so on, and the system functionality is partitioned amongst the components to best utilize this tradeoff. However, for performance critical designs, it is not sufficient to only implement the critical sections as custom-designed high-performance hardware, but it is also necessary to pipeline the system at several levels of granularity. We present a design flow and an algorithm to first allocate software and hardware components, and then partition and pipeline a throughput-constrained specification amongst the selected components. This is performed to best satisfy the throughput constraint at minimal application-specific integrated-circuit cost. Our ability to incorporate partitioning with pipelining at several levels of granularity enables us to attain high throughput designs, and also distinguishes this paper from previously proposed hardware/software partitioning algorithms     

基于Hybrid Port的VLAN实现

VLAN具有控制网络广播风暴、保障网络安全和简化网络管理等特点，因此在局域网中得到广泛的应用。在某些场合下必须允许特定VLAN之间相互访问，通常实现方式是划分IP子网并通过IP进行路由。但是在某些特定的场合中，由于IP紧缺以及保障IP真实等原因，不能采取这样的方案。为此本文提出了一种基于混杂端口（hybrid port）的虚拟局域网（VLAN）实现方案。通过这种方式设计，在提高网络安全性的同时，避免了IP地址紧缺的问题。最后给出了基于混杂端口VLAN设计方案。