基于GP4020的GPS接收平台的设计及实现

介绍了一种基于GP4020的GPS信号处理平台的具体实现.该平台采用GP2015芯片作为GPS接收机的射频前端,使用ZARLINK公司推出的GP4020芯片进行GPS信号的基带处理,该芯片内嵌ARM7核作为微处理器,在上位机显示处理结果.具体包括了接收机外围扩展电路的设计以及软件开发环境的建立和软件开发过程.该平台可用以测试不同的GPS算法,扩展性强,应用前景广泛.     

GPS软件接收机跟踪环路设计

GPS软件接收机跟踪环路的设计在环路参数与鉴相器选择上有很大空间.在分析GPS跟踪原理的基础上,对比码环与载波环不同鉴相器的性能,然后在不同环路参数下对跟踪效果进行了仿真比较,最后选择一组鉴相器并设计合适的环路参数,对实际采集的GPS中频信号进行跟踪,跟踪结果验证了设计环路的有效性.     

GPS L5的信号设计与电文结构

GPS卫星发射新民用L5信号的目的，是为了更能满足与生命安全攸关应用的要求。为此，不仅把L5信号的载频选择在航空无线电导舷服务(ARNS)频段960～1215MHz内，还要重新调整DME／TACAN地面台频率的配置、重申对JTIDS／MIDS工作模式的规定，以及要求L5接收机具有对强干扰脉冲的封闭功能和宽带锐截止滤波器，以期使L5接收机能在须要的电磁环境中工作，从而保障L5信号的连续性。除此之外，还对L5的信号与电文格式作了重新设计，以满足航空导航的要求。本文集中讨论GPSL5信号和电文的结构、产生方法和性能。其中第1节说明，L5信号是基于与L1信号不同的新理念而设计的，它更为优良的性能不仅能够满足航空导航的要求，而且对后来的GPSL2C，GPSⅢ和Galile0系统的设计都有明显影响，从而在某种程度上具有里程碑意义。第2节给出了对L5信号设计的具体要求，是根据对L1多年的使用经验和L5的应用要求而提出的。第3节给L5信号的构成及产生方法，列出了L5信号设计在功率与带宽、双通道结构、电文纠检错编码设置、叠加Neuman-Hoffman码和高速，长周期PRN码等5方面的创新，以及由此产生的在精度、完好性、低信噪比条件下检测概率、抗窄带干扰及捕获与跟踪性能方面的改善，从而满足第2节所提出的要求．第4节专门讨论L5信号所采用的PRN码产生方法，配对选择结果，以及由此产生的频谱和自相关／互相关特性，说明在各种时间偏移和多普勒频移条件下，其自相关／互相关性能均比L1的PRN码要优越10dB左右，从而大大减小了错捕和假锁的危险。而且还说明当有NH码时和同时使用两通道作相关处理时，还会进一步提高CDMA性能．第5节叙述GPSL5导航电文的结构。由于L5信号与电文是针对民用航空应用而设计的，与WMS的基本相同，不需要和GPS L1电文那样同时兼顾军用和民用，因而L5的电文与WAAS电文有类似之处，其结构比L1更为紧凑，而且增加了与L5信号相关的内容。     

GPS软件接收机跟踪环路设计

GPS软件接收机跟踪环路的设计在环路参数与鉴相器选择上有很大空间。在分析GPS跟踪原理的基础上．对比码环与载波环不同鉴相器的性能,然后在不同环路参数下对跟踪效果进行了仿真比较,最后选择一组鉴相器并设计合适的环路参数,对实际采集的GPS中频信号进行跟踪,跟踪结果验证了设计环路的有效性。     

GPS接收机载波跟踪环设计与分析

针对GPS接收机载波跟踪环环宽与跟踪的动态性能问题,在分析影响GPS信号动态性能的主要参数热噪声、晶振Allan相位噪声、晶振振动相位噪声和动态应力的基础上,通过对不同阶数的锁相环、锁频环跟踪门限分析与仿真,主要解决了如何设计GPS接收机的载波跟踪环路的带宽,并使系统性能达到最佳的问题,即使用环宽为18 Hz的二阶锁相环辅助环宽为10 Hz的三阶锁频环可以跟踪动态范围小于10 g、100 g/s的高动态信号。     

基于FPGA的GPS接收机实现

利用可编程片上系统(SOPC)技术,设计了一种基于FPGA的GPS接收机。提出了基于多普勒频域移位的捕获策略,并分析了捕获时间。基于延迟锁定环与Costas环跟踪方法,给出接收机的SOPC实现。实验结果表明,该接收机的信号捕获、跟踪方法正确可行,且在静态条件下水平定位精度优于4.5m(标准差),具有良好的实时性、灵活性和可扩展性。     

GPS软件接收机载波跟踪环路设计

为研究GPS信号处理技术,首先设计了GPS软件接收机的总体方案,然后对其中的关键模块——载波跟踪环进行深入分析并拟定环路各部件的实现方案,利用MATLAB对环路进行仿真分析,验证了该方案的可行性,最后在Altera公司的FPGA上完成了环路的设计.结果表明,Costas载波跟踪环性能良好,完全能够满足GPS软件接收机的工作要求,具有一定的工程参考价值.     

高动态GPS接收机跟踪环路设计与实现

为了解决高动态环境下GPS信号跟踪问题,讨论了跟踪环路类型和参数的选择策略,给出了一组适合高动态应用的环路参数,分析了基于开环频率估计和2阶FLL(Frequency Lock Loop)辅助3阶PLL(Phase Lock Loop)的高动态环境下快速的捕获转跟踪方法,给出了在由FPGA和DSP组成的硬件平台上的具体实现,利用GPS信号模拟器对所设计的跟踪环路的动态性能进行了验证。测试结果表明所设计的高动态跟踪环路能够承受60g视距动态应力。     

基于OEM板的GPS定位接收机的研究与实现

全球定位系统(GPS)已在定位、导航、精确授时等领域得到了广泛应用.利用GPS的原始设备制造商(OEM)板与计算机、通信等技术相结合,用户能够自主、方便地开发出各种满足特定需求的GPS应用系统.以GARMIN公司的GPS-25板为例,介绍了GPS-OEM板的内部结构、功能和对外接口;以实例的方式给出基于OEM板的GPS定位接收机的硬件电路设计、器件选择和软件设计等技术方案.系统实现的结果表明该接收机应用效果良好.     

一种星载GPS接收机设计及测试

为解决星载GNSS接收机具备高动态信号的跟踪与锁定功能,基于自行研发的星载GPS导航接收机,通过软件升级使其能够工作在LEO、GEO和更高轨道高度上,实现更快的信号捕获能力和对微弱信号的跟踪能力。文中给出了接收机的软硬件架构及功能描述,以及低轨道高动态条件下的模拟器测试结果,通过测试表明,文中给出的接收机具有高动态、微弱GNSS信号的捕获跟踪性能,具备星载搭载条件。     

GPS软件接收机实时化设计与实现

提出了基于软相关的12通道GPS软件接收机实时化的改进方法,主要针对耗时较多的信号检测模块和相关器进行算法优化和程序优化,并给出了改进前后的实际运行结果和性能分析,表明了所提出的优化方法是行之有效的。采用这些方法改进之后,实现了12通道实时接收的GPS软件接收机。     

用于CMOS低中频GPS接收机的模数转换器的设计考虑与实现

首先对用于CMOS低中频GPS接收机的模数转换器(ADC)进行了设计考虑.由ADC引入的信噪比降低与四个因素有关:中频带宽,采样率,ADC的比特数及ADC的最大阈值与噪声均方根比值.在设计考虑的基础上,采用TSMC 0.25tan CMOS单层多晶硅五层金属工艺实现了一个4 bit 16.368 MHz闪烁型模数转换器,并将重点放在了前置放大器和提出的新的比较器的设计和优化上.在时钟采样率16.368 MHz和输入信号频率4.092 MHz的条件下,转换器测试得到的信噪失真比为24.7 dB,无杂散动态范围为32.1 dB,积分非线性为 0.31/-0.46LSB,差分非线性为 0.66/-0.46LSB,功耗为3.5mW.ADC占用芯片面积0.07 mm2.     

基于TMS320F2812物探GPS接收机设计与实现

设计了一种专门用于物探测量且经济实用的GPS接收机。该接收机采用TI公司的TMS320F2812芯片为核心处理器,对GPS-OEM板进行二次开发,给出了详细的软硬件设计思路和实现方案。测试结果表明,在天气情况良好的条件下,单机定位精度小于1 m,能够满足大多数物探平面测量精度要求。     

基于MCU的手持GPS接收机的设计

全球定位系统(GPS)的发展给导航领域带来了一场革命。详细介绍了一种手持式GPS接收机的设计方案。此方案基于单片机、GPS-OEM板和液晶显示屏等硬件,并从单片机系统部分和GPS解码导航电文部分两个方面讨论了方案的软件设计。经过实践测试,这种接收机可以达到基本GPS信息接收以及显示。它可以做到体积小、成本低、可广泛应用于个人野外旅游探险、出租汽车定位及海上作业等领域。     

基于ARM核的GPS接收机的设计

介绍了GPS接收机的原理以及一款GPS接收机的实际设计.该GPS接收机采用Zarlink公司生产的GP2015芯片作为接收机的射频前端,内嵌ARM7核的CP4020芯片作为接收机的数字基带处理器,并阐述了外围扩展电路及软件设计.该GPS接收机消除了以往处理器数据处理的瓶颈效应,体积小,功耗低.     

应用与GPS前端的CMOS低噪声放大器的研究与设计

随着特征尺寸的不断减小，MOS器件已经能够在900MHz-2．5GHz这个频段工作。本文介绍了一个采用0．5μm CMOS工艺实现的用于GPS接收机的单片低噪声放大器，在信号频率为1．575GHz时，信号放大增益为19dB，噪声系数(NF)为6dB，功耗为12mW。