光刻胶段差对光刻图形的影响与改善

TFT光刻制程中,光刻胶段差使光胶在同一个光刻平面上,各区域的光刻程度不同,严重影响着光刻图形的质量。文章从光刻胶段差对光刻图形影响的原因进行分析,根据光强在投影光刻机光刻系统中焦点附近与光刻胶内部的变化特点,推导并计算出光刻胶段差区域内光强变化量为零时,光刻系统中光刻平面所应处于的位置,同时结合当前光刻系统焦平面的位置,计算出光刻平面的调整量,并以该调整量对当前光刻平面进行调整。结果表明:对于极限分辨率为2.41μm的投影光刻机,要使厚0.52μm的光刻胶段差内光强变化量为零,光刻平面调整量为9.434 42μm,且对光刻平面调整后10μm后,在DICD(Develop Inspection Critical Dimension)变化量较小的情况下,可显著改善沟道长为2.5μm的GOA(gate drive on array)区域的光刻胶残留。     

光刻制程参数对光刻胶DICD和锥角的影响

光刻胶经过曝光、显影后的锥角(Taper)和关键尺寸(Develop Inspection Critical Dimension,DICD)是光刻工艺的重要参数。明确影响锥角和DICD的工艺参数,进而控制锥角和DICD,这对工艺制程至关重要。本文结合光刻制程,探究了光刻胶厚度、曝光剂量、Z值、显影时间对锥角和DICD的影响,并结合蒙特卡罗算法对显影制程进行评估。实验结果表明:光刻胶厚度每增加1μm,DICD增加约2.6μm。同时,厚度增加会导致光刻胶顶部的锥角逐渐由锐角向钝角演变。曝光剂量每增加10mJ/s,DICD则减小约0.8μm,锥角则呈阈值跳跃式上升趋势。基板在最佳焦平面曝光,DICD和锥角均一性最好。显影时间每增加10s,DICD下降约0.3m,锥角则增加约1.7°。最终,DICD和锥角呈负相关关系,可以通过调节光刻工艺参数对锥角和DICD进行控制。     

真空干燥参数对TFT栅极光刻性能的影响

液晶显示器薄膜晶体管(TFT)的栅极需经光刻工艺制得.在光刻工艺中,除曝光与显影环节外,光刻胶显影后的关键尺寸(DICD)和锥角(Taper)还受到真空干燥参数的影响.为此,文章以干燥制程的慢抽时间、保压时间和底压为自变量,DICD和Taper为因变量,采用全因子实验,研究了真空干燥制程对光刻胶DICD和Taper的影响.结果表明:慢抽时间和底压产生的影响较小,保压时间则是关键参数:随着保压时间增加,DICD增加、Taper降低.这是因为随着保压时间增加,光刻胶中的溶剂挥发总量增加,光刻胶更致密,显影速度下降,导致DICD增加;同时,光刻胶顶部溶剂挥发量增加,顶部感光剂浓度增加,导致顶部侧向显影程度增加,最终造成光刻胶Taper下降.此外,建立了 DICD和Taper与保压时间的回归方程,可以预测光刻效果,或者由预期的光刻效果反推出所需的保压时间.此工作可为薄膜晶体管光刻产线的参数优化和产品良率提升提供参考.     

ArF浸没式光刻在55nm逻辑器件制造中的优势(英文)

通过比较干法和浸没光刻技术在超越焦深(DOF)提高方面的一些主要特点,举例说明了采用浸没式光刻技术的许多优势。浸没式光刻技术同干法光刻技术比较起来改善了关键尺寸一致性(CDU)又避开了必需而强硬的分辨率提高技术(RET)。因此利用浸没式光刻技术能够有效地减少光学邻近校正(OPC)的麻烦。就成像技术而言,我们研究了光刻技术对畸变的敏感性和浸没式光刻技术光源光谱带宽对强光相对曝光量对数E95波动性能的优势。去年已经见证了被认为对浸没光刻技术在批量生产中主要难题的套刻精度、缺陷控制和焦平面精度方面有效的改进。如今55nm逻辑器件的生产制造技术要求的挑战已经得到了满足。浸没光刻技术的成就包括抗蚀剂圆片内10nm套刻精度和圆片间20nm的套刻精度,每一圆片上低于10个缺陷以及在整个圆片上40nm以内的焦平面误差。我们形成了一个顶涂层抗蚀剂工艺。总之,浸没光刻技术是55nm节点逻辑器件最有希望的制造生产技术,它可提供与干法ArF光刻技术在CDU控制、套刻性能和焦平面精度方面等效的解决方案,缺陷程度没有增加。NEC电子公司今年采用浸没光刻技术完成了55nm逻辑器件"UX7LS"的开发和试生产并形成这种UX7LS的批量生产光刻技术。     

硅片处理系统与光刻

<正> 半导体器件的集成度越来越高,最小加工尺寸越来越小,硅片尺寸越来越大,这无疑越来越增加了光刻的难度,对光刻技术与硅片处理系统提出了更高的要求。 光刻,是一种图象复印同刻蚀(化学、物理、或二者兼而有之)相结合的综合性技术。在集成电路的制造过程中,需要经过每次光刻,其质量是影响集成电路性能、成品率及可靠性的关键因素之一。 光刻的质量,可以由分辨率、光刻精度     

电子纸的2W2D工艺改善研究

在电子纸行业中,为了减少光刻次数、降低成本,部分产品的TFT基板会采用半色调掩膜工艺,传统的一次湿刻一次干刻(1W1D)方法要求半色调掩膜光刻胶厚度与均一性同时满足较高要求,管控难度大,导致曝光多次返工浪费产能;而且,1W1D的刻蚀均一性很差,使玻璃四周沟道a-Si过薄,影响良率。为了改善这两方面的问题,我们参考了非电子纸产品的两次湿刻两次干刻(2W2D)工艺。然而非电子纸的2W2D工艺会产生较长的a-Si拖尾现象,导致较大的寄生电容,造成良率损失;此外,a-Si残留和沟道特性问题也阻碍了电子纸良率的进一步提升。因此,我们通过降低两次湿刻时间,改善灰化条件,减小a-Si拖尾长度;建立a-Si处理工序,消除a-Si残留;调整a-Si成膜条件和钝化层成膜前处理条件,改善沟道特性。实验结果表明:采用改善后的2W2D工艺可以完全满足电子纸的特性要求,并且相比于1W1D方法,得到的沟道厚度均一性提升50%,阵列检测良率提升4%～10%;同时无需管控半色调掩膜光刻胶的均一性,仅满足光刻胶厚度的管控要求即可,使曝光返工比例降低60%。改善后的2W2D工艺有效改善了电子纸产品的沟道特性与刻蚀均一性,提升了产品良率,减少了产能浪费,降低了成本,对4次光刻电子纸产品具有重要指导意义。     

有机聚合物光波导光刻工艺的优化

针对RZJ-304(25 mp.s)型正性光刻胶,对芯层为PMMA的光波导材料,研究接触式光刻机提高光刻分辨率的方法.分别采用不同的曝光强度和曝光时间来改变曝光量,研究其对光刻图形宽度的影响;并通过改变曝光后烘焙(PEB)的温度和时间以及采用不同的显影时间,研究了其对光刻图形宽度的影响,从而得出优化的光刻工艺参数.     

AOTF器件制作中光刻工艺的研究

对在LiNbO3晶体基片上制作声光可调谐滤波器(AOTF)光刻工艺参数的确定进行了研究.着重研究了匀胶机转速、曝光时间和显影时间对光刻效果的影响.通过大量的实验得到了较好的光刻工艺参数,即在低速2850/8(rpm/s)和高速6000/25(rpm/s)的转速下取得较均匀的光刻胶后,在90℃下前烘30 min,再经过10 s曝光和10 s显影,最后再经过30 min的100℃后烘,可得到较好的光刻图样.经过显微镜观察,光刻好的图形表面洁净,侧壁陡直光滑,图形质量较好.     

光刻照明系统中新型均匀性补偿器的设计

在超大规模集成电路中,为了满足波长193 nm数值孔径为1.35的45 nm节点紫外光刻曝光光学系统对高分辨率的要求,设计了一种新型的均匀性补偿器件,用于提高照明系统的出射光均匀性从而实现光刻线条的高度均一性。该照明均匀性补偿器的主要功能是实现对照明视场的能量分布进行微调,从而减小系统的残余不均匀性,保证系统在掩膜面及硅片面上的能量分布均匀性达到更高指标的要求。此外,使用CODE V软件对该照明系统的均匀性进行仿真分析,研究发现采用新型均匀性补偿器可以在传统照明和离轴照明模式下同时的光刻照明系统对掩膜面的非均匀性均低于0.5%。与传统匀光单元相比,该新型均匀性补偿器在不增加光刻照明系统机械设计和控制难度的基础上可明显提高光刻照明系统的均匀性,故该器件具有更好的应用价值和实用意义。     

表面传导电子发射显示器微细结构光刻工艺的优化

研究了旋涂和光刻工艺对制备表面传导发射显示器(SED)微细结构的影响,分析正性光刻胶和旋涂工艺的作用机理,探讨光刻胶的平面旋涂工艺、曝光剂量、前烘对光刻图形的影响.借助旋涂技术将光刻胶转移在附有金属薄膜的玻璃基片上,利用紫外光对其进行曝光,通过视频显微镜、台阶仪对实验结果分析,优化实验工艺参数.结果表明,光刻胶留膜率随旋转速度增大而减少,随光刻胶的粘度增大而增大,光刻图形宽度随曝光剂量的增大而变窄,曝光剂量40～50 mJ/cm2,前烘110 ℃保温25 min条件下光刻图形边缘平整,为研制SED微细结构奠定了基础.     

红外焦平面探测器的非均匀性与校准方法研究

红外焦平面成像系统是红外成像技术发展的趋势,文中研究了红外焦平面探测器本身参数的非均匀性和对焦平面红外成像系统中探测器非均匀性的校准机理,并介绍焦平面成像信息处理系统实现的基本技术路线。     

Long-wavelength GexSi1-x/Si heterojunctioninfrared detectors and 400×400-element imager arrays

Heterojunction Ge_xSi_1-x/Si internal photoemission infrared detectors exhibiting nearly ideal thermionic-emission dark-current characteristics have been fabricated with cutoff wavelengths out to 16 μm. High-quality imaging without uniformity correction has been demonstrated in the long-wavelength infrared (LWIR) spectral band for 400×400-element focal plane arrays consisting of Ge_0.44Si_0.56 detectors with a cutoff wavelength of 9.3 μm and monolithic charged-coupled-device readout circuitry. The Ge_0.44Si_0.56 composition was chosen in order to obtain a barrier height low enough to yield a cutoff length within the LWIR band, but high enough to permit low dark-current operation at about 50 K     

热释电非制冷红外焦平面现状及发展趋势

一维和二维阵列的热释电非制冷红外焦平面非常适合应用于热成像.混合式的BST铁电探测器降低了成本,市场潜力巨大.分析了热释电非制冷红外焦平面阵列探测技术的优势,介绍了热释电非制冷红外探测器工作原理及热释电非制冷红外焦平面阵列对探测材料的要求,指出了混合式及单片式热释电非制冷红外焦平面阵列发展趋势.制备高一致性和高性能的大阵列的探测元是发展非制冷红外焦平面的关键,针对我国在热释电非制冷红外焦平面阵列研究方面存在的问题,提出了下一步研究的方向及重点.     

硅基线性模式APD焦平面研制

针对三维激光雷达的应用场景对雪崩光电二极管(APD)焦平面的性能要求,研究并制备了一种2×128硅基线性模式APD焦平面组件,它由硅基APD焦平面阵列、读出电路和制冷封装管壳组成。APD像元采用拉通型结构,通过大尺寸微透镜实现了高填充因子,通过隔离环掺杂实现了串扰抑制。通过离子注入工艺实现了击穿电压和响应电流的均匀性。设计大带宽低噪声跨阻放大电路、高精度计时电路,实现了窄脉宽、高灵敏度探测。采用气密性封装,实现了APD焦平面制冷一体化封装,制冷温差在40 K以上。测试结果表明,焦平面的探测阈值光功率可达3.24 nW,响应非均匀性为3.8%,串扰为0.14%,最小时间分辨率可达0.25 ns,实现了强度信息与时间信息同时输出的功能。     

基于FPGA的非致冷红外焦平面偏压稳定电路

温度变化对非致冷红外焦平面成像的均匀性有一定的影响。其中一个原因是,受温度 影响后,非致冷红外焦平面的偏置电压会变得不稳定,使焦平面输出产生微小偏差,从而降低成像质量。针对以 上问题,利用FPGA接收ADN2850输出反馈的方法,将数据与预设值进行比较,从而可以不断校正与预设值的差值, 使偏压电路保持了稳定,提高了红外焦平面的成像质量。该方法具有精度高和反应快的特点。     

0.2-μm fully-self-aligned Y-shaped gate HJFET's with reducedgate-fringing capacitance fabricated using collimated sputtering andelectroless Au-plating

This paper reports on new fully-self-aligned gate technology for 0.2-μm, high-aspect-ratio, Y-shaped-gate heterojunction-FET's (HJFET's) with about half the external gate-fringing capacitance (C_f^rext) of conventional Y-shaped gate HJFET's. The 0.2-μm Y-shaped gate openings are realized by anisotropic dry-etching with stepper lithography and SiO₂ sidewall techniques instead of electron beam lithography. By introducing WSi-collimated sputtering and electroless gold-plating techniques for the first time, we have developed a high-aspect-ratio, voidless and refractory Y-shaped gate-electrode without the need for mask alignments. A fabricated 0.2-μm gate n-Al_0.2Ga_0.8As/In_0.2Ga_0.8As HJFET shows very small current saturation voltage of 0.25 V, marked gm _max of 631 mS/mm with 6-V gate-reverse breakdown voltage, and excellent threshold voltage uniformity of 9 mV. Also, the improved rf-performance such as f_T=71 GHz and f_max=120 GHz is realized even with the passivation for the high-aspect-ratio gate-structure with reduced C_f^rext. The developed technology based upon a fully-self-aligned and an all-dry-etching process provides higher performance and uniformity, thus it is very promising for high-speed and low-power-consumption digital and/or analog IC's/LSI's     

碲镉汞线性雪崩焦平面器件评价及其应用(特邀)

碲镉汞线性雪崩焦平面探测器具有高增益、高带宽及低过剩噪声等特点,在航空航天、天文观测、军事装备及地质勘探等领域展现了巨大的应用潜力。目前,国内已经开展了碲镉汞线性雪崩焦平面器件的研制工作,但缺乏评价其性能的方法及标准,同时对其的应用仍然处于探索阶段。首先分析了表征线性雪崩焦平面器件性能的关键参数,同时基于碲镉汞线性雪崩焦平面器件的特点,探讨了雪崩焦平面器件在主/被动红外成像、快速红外成像等领域的应用,最后对碲镉汞雪崩焦平面器件的未来发展进行了展望。