基于FPGA的传真译码电路设计与实现

在深入分析传真译码原理的基础上,提出一种新的构造一维改进的Huffman码码表的方法,并根据FPGA的特点,构造出了黑白译码表。同时,基于ALTERA公司的Cyclone系列器件EP1C20F400C7开发板,实现了该传真译码电路。文中的译码电路构造新颖,结构简单。实际测试表明,该电路稳定性、译码速度、集成度都有显著提高。     

G.723.1编译码算法的DSP实现

介绍了ITU－T G.723.1标准语音编译码器的算法及其在ADSP－2181芯片上的实现，软硬件结合实现了语音信号的采样和实时编译码，安全符合ITU－T G.723.1标准的定点算法，通过了ITU－T的所有测试向量。     

用TMS320C6201实现H.263编译码系统

介绍了用TMS320C6201实现视频压缩编码标准H.263的编译码系统,并以编码系统为例,给出其硬件设计及软件的优化处理方法.     

IP传真机的潜在优势

ＩＰ传真是一项基于Ｉｎｔｅｒｎｅｔ的通信服务,即通过因特网和电信线路在只具备市话功能的电话线路上进行传真通信。与传统传真相比,ＩＰ传真在传输手段、操作、服务种类、费用等方面都具有优势。一、ＩＰ传真传输手段灵活多样传统传真在传输手段上通常是在传真机与传真机之间进行,从而使传真范围限制在拥有传真机的用户。而ＩＰ传真传输手段更加灵活多样,如美国ＦａｘＳａｖ公司所提供的ＩＰ传真服务,网上用户可获得传真机到传真机、微机到传真机、扫描仪到传真机、广播传真等多种服务,从而扩大了传真用户的范围,使得网上微机用户…     

卷积码Viterbi译码的优化与实现

给出了一种(2,1,6)卷积码Viterbi译码器的FPGA设计方案,重点对加比选单元进行了优化,采用预计算和查表技术来实现加比选单元,以替代传统的加比选结构,具有节省资源,速度快,性能稳定等特点。     

CSS型量子卷积码的编译码方法

该文给出了 型量子卷积码的一般结构,并计算得到其稳定子, 算子与 算子的标准型,重点讨论了这类码的编译码实现方法,描述了其编译码网络。 型量子卷积码的编译码过程只涉及Hadamard操作与控制非操作,因此编译码复杂度低,网络结构非常简单。     

卷积码Viterbi译码算法的FPGA实现

探讨了卷积码Viterbi译码的FPGA实现问题。在Viterbi译码算法中，提出了减少路径量度的位数和流水线回索法的幸存路径等方法，能有效地减少存储量、降低功耗、提高速度，使得K=7的Viterbi译码算法可在以单片FPGA为主的器件上实现。     

Viterbi译码中解删除模块的FPGA设计与实现

给出了由(2,1,N)系列卷积码作为母码产生的Punctured卷积码的V iterbi译码中Depunctured模块使用FPGA(现场可编程门阵列)实现时的通用方法,从而为不同码率的卷积码的译码给出了一种通用的方法,并为多级编码分量码的设计提供了条件。     

采用多输入浮栅MOS器件的四值编-译码电路设计

提出一种采用多输入浮栅MOS管设计具有可控阈值功能的电压型多值逻辑电路的方法.对每个浮栅MOS管的逻辑功能均采用传输开关运算予以表示以实现有效综合。在此基础上提出了一种新的电压型多输入浮栅MOS四值编码器和译码器设计。所提出的电路在结构上得到了非常明显的简化,并可采用标准的双层多晶硅CMOS工艺予以实现。此外,这些电路具有逻辑摆幅完整、延迟小等特点。采用TSMC0.35μm双层多晶硅CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的正确性。     

HDB3编译码电路的FPGA设计

HDB3码(3阶高密度双极性码)保持AMI码极性反转的特点,减少连0串的长度,有利于提取定时信息,广泛用于数字通信系统中。针对现有HDB3编码器中存在编码复杂、输出延时长等缺点,设计一种统一位置判断和极性判断的HDB3编码器,并从实际应用出发,将误码检测和位同步提取融入译码器芯片中。仿真和实测表明,编译码功能正确,且相对延时较小、灵活性高,具有实用价值。     

一种可变码长码率QC-LDPC编译码芯片设计与实现

提出一种可变码长码率QC-LDPC编解码芯片结构,并进行了硬件实现,包括基于循环移位矩阵向量乘法器的编码模块和基于部分并行循环迭代译码结构的译码模块.对该QC-LDPC编解码器的性能评估结果表明：采用该结构的编解码器性能优良,实现复杂度低,数据吞吐率高.在此基础上,采用90nm CMOS工艺,对QC-LDPC编解码器进行了逻辑综合和版图设计,芯片版图面积为15mm2,功能和性能指标满足设计要求.     

基于FPGA的信道编译码系统设计

论述了在整个无线收发系统中用软件的方法实现信道编译码系统的功能。信道编译码系统包括发射端的信道编码和接收端的信道译码两大部分。本系统的实现过程是:先通过软件编程实现各部分的功能模块,然后编程连接各模块,系统编译仿真通过以后载入FPGA(现场可编程门阵列)芯片,验证结果。实验表明,该系统结果符合了设计的要求。     

短消息编解码算法研究及实现

介绍了手机短消息的工作模式,结合3GPP协议分析PDU字符串的意义,从而对发送与接收过程中短消息的编解码进行了研究。     

数字电视传输系统中LDPC码编译码器的研究与设计

低密度奇偶校验码纠错能力强,能够在逼近香农极限的信噪比条件下获得很高的误码率特性,非常适用于无线通信。本文分析了在DMB-TH标准中LDPC码的构造、编码及解码算法原理,结合MATLAB仿真对其算法有效性进行了分析比较。     

图像编译码方法的专利申请检索技巧

随着图像技术地广泛应用,图像的编译码方法成为图像领域的重点研究方向,相关的文献量不断提升,专利申请量也大幅提高。编译码方法涉及大量的算法,如何快速准确地查找到相关文献,成为专利审查中的难点。本文介绍了图像编译码方法专利申请的特点,并通过实际案例,详细阐述了如何针对不同特点的专利申请,确定相应的检索思路,从而提高检索效率。     

TPC编译码的硬件实现

首先介绍了TPC编译码的原理,并介绍了AHA公司生产的第一代TPC编译码芯片AHA4501,该芯片通过对内部寄存器的控制能够完成不同TPC码的编译码。在理论研究的基础上阐述了TPC硬件实现系统的设计方案。系统的外部电路基本上都由FPGA完成,重点介绍AHA4501芯片的初始化流程,使之能够正确完成TPC的编译码。     

卷积码编码及其Viterbi译码算法的FPGA实现

探讨了卷积码编码及其Viterbi译码算法的FPGA（Field-Programmable GateArray）实现,根据编码器的结构,分别采用了有限状态机转换的编码法和基于流水线结构的状态转换译码法,有效地提高了编译码的速度.最后给出了（2,1,2）卷积码的编码及其Viterbi译码算法的实验仿真结果。     

LDPC编译码技术研究

LDPC码,即低密度奇偶校验码,本质上是一种线性分组码,其译码性能比Turbo码更接近香农限。文中首先介绍了LDPC码的定义及描述;其次对LDPC码快速编码方法进行分析,对可线性编码的LDPC码构造进行探讨;然后对LDPC的译码技术进行研究;最后对LDPC码的应用前景进行讨论。     

基于FPGA的电子表决器电路的设计与实现

为解决传统的电子表决器电路不易扩展的问题,采用VHDL语言完成了8输入和10输入的电子表决器电路的程序设计。采用FPGA芯片通过编程实现显示电路的设计,通过电路仿真分析验证了电路设计的可行性。并经由EDA编程设计使电路结构简单、便于扩展、可靠性高、可移植性强、易于实现。