超宽带多发多收雷达系统的信号源设计及实现

多发多收超宽带雷达和通信系统是当今研发热点,国内外多有相关报道,而信号源的设计及实现是其关键技术之一。目前用扩频模块来实现GHz 脉冲信号的信号源,结构复杂、成本高。对此,设计和制作了一款由可编程逻辑器件FPGA 和DDS 芯片组成并产生GHz 脉冲信号的信号源,其核心是ADI公司的DDS芯片AD9914和Xilinx公司的Kintex-7系列FPGA芯片作控制芯片,此信号源获得了高达1.4 GHz的大带宽多通道同步雷达脉冲信号,频率切换时间达到ns级,且频率、相位和幅值都可控,其性能在国内具有先进性,并具有实际应用价值。     

基于FPGA的DDS设计及实现

针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

基于直接数字频率合成的可编程遥测信号源

针对传统的遥测信号源缺乏灵活可配置性、通用性差的问题,提出采用FPGA和DDS技术为核心设计灵活可配置的可编程遥测信号源。该信号源的硬件电路主要由低成本FPGA芯片和DDS芯片组成,采用Verilog语言进行编程,使FPGA控制核心输出不同的相位、频率、波形等控制字信息给DDS芯片,经DDS芯片后输出所需波形。仿真表明,该信号源能够输出频率范围在0～12.5MHz的频率、相位可调的正弦波、三角波、方波等波形信号,具有一定的通用性。     

基于FPGA的智能超声马达驱动信号源设计

针对超声马达独特的工作原理、特性及其驱动控制需要,设计了基于FPGA(现场可编程门阵列)的采用DDS(直接数字频率合成器)技术实现的超声马达驱动信号源.给出了DDS的核心部分及DDS与单片机的接口设计,两者都采用Altera公司FPGA芯片EPlK100实现.信号源输出两相正余弦波,且可数字控制频率及相位差.在时钟频率为60 MHz时,频率分辨率为0.447 Hz,最大输出频率为117 kHz,相位分辨率为1.406..文中给出了在MATLAB环境下得到的仿真波形.     

频率相位可调的信号源设计

提出了一种直接基于DDS芯片AD9851的信号源的设计方法.介绍了DDS模块的设计,并给出了DDS与FPGA接口电路、DDS信号互补输出电路、DDS七阶低通椭圆滤波电路、DDS信号缓冲放大电路、DDS晶振电路.通过FPGA控制DDS并直接向DDS发送频率控制字,产生常见的正弦波、方波,并实现了频率与相位可调.     

基于FPGA的DDS正弦信号发生器的设计和实现

利用FPGA芯片及D／A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可控的正弦信号发生器,同时阐述了直接数字频率合成（DDS）技术的工作原理、电路结构,及设计的思路和实现方法。经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能较好,也证明了基于FPGA的DDS设计的可靠性和可行性。     

Matlab和IP核在基于FPGA的DDS设计中的综合运用

为了充分利用FPGA的丰富资源,文章从DDS的原理出发,给出了用FPGA来实现DDS的频率合成功能．同时运用Xilinx ISE 8．2和Matlab来加快DDS设计综合的具体方法。     

基于SOPC和DDS技术的介电电泳芯片控制系统设计

介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性.     

基于DDS+PLL的低相噪频率合成器设计

为了解决传统信号源输出信号种类单一、频率固定、实时调节能力差、噪声大等问题，设计了基于DDS和PLL的频率合成器，该频率合成器以FPGA为控制单元，选用DDS芯片AD9910，以及低噪声数字鉴相芯片ADF4108，用DDS直接激励PLL，能够稳定输出高达2.85ＧＨｚ的信号，该频率合成器具有多种波形输出，频率、相位可变，可实时调频调相等功能。经测 试，相位噪声优于-116ｄＢｃ/Ｈｚ＠1ＭＨｚ，满足实际应用需求。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

基于FPGA的直接数字频率合成器设计

本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言（VHDL）的自顶向下的设计方法来完成仿真实验。     

基于FPGA的LVDS高速数据通信卡设计

基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s^-1的LVDS数据接收及10~50 Mbit·s^-1任意速率的LVDS数据发送。     

基于FPGA和DDS技术的信号发生器设计

分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。     

基于CPU和FPGA/CPLD结构设计电子系统

介绍应用CPU和现场可编程逻辑阵列(FPGA)/复杂可编程逻辑器件(CPLD)结合设计电子系统的优势.基于AT89C51单片机系统实现FLEK10K的在线可重配置(ICR),PC机和AT89C51串行通信实现在线升级,PC机下载配置实现在线调试.采用直接数字频率合成(DDS)技术,实现波形发生器.应用电子设计自动化(EDA)技术,以FPGA/CPLD器件为核心,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能,而且具有良好的实用性.文中给出了系统的工作原理和设计方法.     

基于FPGA的低杂散直接数字频率合成器设计与实现

在分析了DDS其杂散来源及已有抑制方法的基础上,提出了一种新的有效抑制杂散的方法,经三角函数变换,将通常被舍掉的相位累加器输出的低B位利用起来.在Simulink中进行了仿真,结果显示在相位累加器位宽为32 bit,查找表寻址位数为12 bit时,较之未经优化的DDS,其杂散改善了60 dB.用Verilog语言设计实...     

基于DDS频率源的设计与实现

介绍了DDS的基本工作原理,阐述了DDS技术局限性,最终实现了一种基于FPGA+DDS 可编程低相位噪声的频率源,输出信号范围170～228 MHz。测试结果表明,该频率源具有高频率分辨率和低相位噪声等特点,能够满足通信系统对频率源的设计要求。