首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到18条相似文献,搜索用时 62 毫秒
1.
胡坤 《通信技术》2009,42(3):81-83
通过对部件相位噪声性能的分析,进行结构指数最大化设计,得到最简总体结构设计。利用混频互调分量分析,避开各级混频组合干扰,得到系统各级结构的频率方案设计。利用DDS器件的结构优势对频率合成器结构进行优化,进一步简化设计结构。根据相位噪声性能的分析结果,进行环路滤波器设计,消除参数设计中的随意性,保证设计过程中系统的相位噪声性能。  相似文献   

2.
简要介绍了毫米波频率合成器的概况.详细分析了DDS+PLL各种组合方案的优劣,在此基础上设计了毫米波低相噪,高分辨率频率合成器,克服了DDS输出杂散多、PLL分辨率低的缺点,经过实验验证了其可行性,提升了毫米波通信整机的性能。  相似文献   

3.
为了满足航天测控信道的要求,提出了一种高性能L频段频率合成器设计的改进方案,采用PLL+DDS+PLL结构实现了小步进、低杂散、低相噪的信号输出。分析了方案的可行性,设计了样品,并进行了测试,结果显示其相位噪声优于-100 dBc/Hz@10 kHz,杂散优于-75 dBc,但附加的杂散信号导致了系统同频干扰。通过分析找出引起同频干扰的机理,并提出了相应的改进措施。所提方案对测控通信、电子对抗等领域中频率合成器的研发具有一定的参考价值。  相似文献   

4.
结合DDs+PLL技术,采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM1800MHz系统中高性能频率合成器的设计与实现。详细介绍系统中核心芯片的性能、结构及使用方法,并运用ADS和ADISimPLL软件对设计方案进行仿真和优化,特别是滤波器的选择与设计。测试结果表明,该频率合成器具有高稳定度、高分辨率、低相位噪声的特点,达到了设计指标要求。  相似文献   

5.
利用DDS/PLL实现微波频率合成器   总被引:1,自引:0,他引:1  
阐述了新一代频率合成技术--直接数字频率合成技术(DDS)的原理,并讨论了与锁相环混合构成频率合成器的两种方案,设计了一个微波频率合成器。  相似文献   

6.
从工程设计的角度出发,论述了DDS插入PLL组合方案的设计原则,并给出了一种DDS播入PLL方案的实例。  相似文献   

7.
介绍一种C频段频率合成器的设计与实现。通过采用多锁相环路合成方式,实现了小步进、低杂散、低相噪频率输出,并且分析了与其它频率合成器设计方法的不同,指出各自的优缺点。给出了实现的技术指标。  相似文献   

8.
蔡云飞 《移动通信》2012,36(12):79-82
文章主要介绍了一种微波宽带数字频率合成器设计,该频率合成器采用FPGA控制的直接数字频率合成器(DDS)驱动锁相环(PLL)技术来实现低噪声、低杂散、高分辨率、快捷变频的性能,在宽频段接收机中有着广泛的应用。  相似文献   

9.
本文介绍了采用DDS激励PLL的方案构成微波锁相源,分析设计DDS-PLL频率合成器应注意的问题。以及对杂散抑制技术和PLL的结构进行了总结。  相似文献   

10.
本文介绍了一种用DDs激励PLL的超宽带X波段频率合成器的设计方案,给出了方案选择和具体芯片设计,对产品进行了指标测试,结果表明该X波段频率合成器带宽可以达到4000MHz,输出相位噪声优于-80dBc/Hz@10kHz、频率分辨力达0.1MHz。  相似文献   

11.
吴伶锡  黄芝平  潘璐阳 《电子质量》2004,(6):i010-i011,i003
本文介绍了DDS的基本原理和杂散来源,并综述了部分有意义的结论,给出了实现数字频率合成系统的多种方案,最后指出了DDS研究的几个主要热点问题.  相似文献   

12.
提出了一种直接数字频率合成(DDS)与锁相环(PLL)相结合的全相参频率合成方案。运用HMC704控制压控振荡器(VCO)设计高性能锁相本振源,将AD9910在基带产生的线性调频(LFM)脉冲调制信号经二次变频搬移到C波段,改善了输出信号的相噪和杂散,降低了系统的复杂性。实现了低相噪,低杂散,窄步进的C波段全相参雷达频综。结果表明,该频综在C波段输出LFM信号的幅度大于10dBm,频率步进为1kHz,相位噪声优于-103dBc/Hz@1kHz,各项指标均满足实际工程要求。  相似文献   

13.
主要介绍了一种由DDS+PLL方案实现的短波频率综合器的设计过程,对整体方案和主要电路设计都进行了较为详细的阐述,并最终对关心的指标进行了实际测试,使该综合器具备了步进小、频带宽、相位噪声低、杂散抑制高等特点,达到了预期的效果,为今后短波频率综合器的发展提供了一些可以借鉴的经验。  相似文献   

14.
宦维定 《电子工程师》2005,31(10):40-43
采用Σ-Δ调制小数分频器设计的频率合成器与传统的PLL(锁相环)频率合成器相比具有明显的优越性,它可以提供宽的频率范围、极高的频率分辨率、低的单边带相位噪声以及良好的杂散性能.介绍了利用该技术实现的小数分频频率合成器的原理和设计,并给出了设计结果.  相似文献   

15.
结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594~999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.  相似文献   

16.
通过采用直接数字合成与间接数字合成相结合的混合合成技术,实现了2~8 GHz宽带,1 kHz小步进输出.并做到杂散优于-65 dBc,相噪优于-95 dBc/Hz偏离载频1 kHz处的技术要求.  相似文献   

17.
为满足某雷达信号设计要求,文中基于国产小数锁相环芯片GM4704产生7.12~9.12 GHz的信号,采用传统的PLL方式产生,低相位噪声、低杂散的频率综合器。同时,给出了设计过程并对相关的设计参数进行分析,应用相关的PLL仿真软件对环路滤波器进行仿真设计,通过实际电路测试,相位噪声达到-97 dBc/Hz@1 kHz与理论计算较接近,杂散达到-70 dB。  相似文献   

18.
介绍了一种频率合成技术的设计与实现,基于DDS与PLL的技术产生高频信号频率。该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高,且产生的信号具有输出频率高、分辨率高、频谱纯等优点。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号