共查询到20条相似文献,搜索用时 62 毫秒
1.
王元华 《电气电子教学学报》2012,(5):52-54
本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言(VHDL)的自顶向下的设计方法来完成仿真实验。 相似文献
2.
3.
4.
直接数字频率合成器的优化技术研究 总被引:2,自引:0,他引:2
详细阐述了利用QuartusⅡ实现直接数字频率合成器(DDS)的方法和步骤。分析了DDS的设计原理,采用多级流水线控制技术对DDS相位累加器进行了优化,利用存储对称波形方法对波形存储表进行了优化,并在开发环境下进行了功能仿真,选用现场可编程器件FPGA作为目标器件,得到了可以重构的IP核,实现了复杂的调频功能。利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性。 相似文献
5.
本文描述了直接数字频率合成器(DDS)的原理和特点,给出了利用Altera公司的FPGA器件(ACEX EP1K100)实现DDS的方法及仿真结果,并对仿真结果进行了误差分析。 相似文献
6.
基于FPGA的直接数字频率合成器的设计和实现 总被引:2,自引:0,他引:2
介绍了直接数字频率合成(DDS)的工作原理、设计方法及如何用ALTERA公司的FPGA器件(FLEXIOK)来完成DDS设计。 相似文献
7.
8.
9.
10.
DDS是从相位的概念出发进行频率合成的一项新型技术。简要介绍了DDS的工作原理,提出了一种选用Altera公司不久前发布崭新体系的大容量Stratix II系列FPGA—EP2S60来实现DDS系统的核心部分的设计方案。并用Matlab语言将QUARTUSⅡ4.0波形仿真结果转换为波形曲线。实验结果表明,利用Altera公司的FPGA—EP2S60器件,通过各种优化措施,设计开发的DDS系统,达到了预期的目的,具有较高的性价比。 相似文献
11.
直接数字频率合成器在FPGA中的设计与实现 总被引:2,自引:0,他引:2
介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等.重点介绍DDS技术在FPGA中的实现方法,给出了部分VHDL源程序.FPGA采用ALTERA公司的ACEX系列芯片EP1K30TC-144. 采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,具有高性能、高性价比,电路结构简单等特点. 相似文献
12.
13.
直接数字频率合成技术,即DDS,是一种新型的频率合成技术和信号产生方法。其电路系统具有较高的频率分辨率,可以实现快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调整。针对目前市场上的DDS在使用中存在的一些问题,介绍了一种利用Altera公司的低成本FPGA“飓风”系列(EP1C6)实现DDS的具体方法。 相似文献
14.
15.
为配合地震计电磁信息采集系统对地震计进行标定,设计一款基于FPGA的地震计标定信号发生器。以AlteraEP2C8T144C8型FPGA和16位串行DAC芯片DAC8560为核心,利用直接数字频率合成技术、m序列生成技术等产生地震计标定所需信号,设计电路对信号进行偏置、滤波、数字程控调幅、电压电流转换以输出特定的电压、电流信号。使用Verilog HDL语言实现系统软件。将标定信号发生器应用于实验室开发的地震电磁信息采集系统,结果表明,系统可产生地震计标定所需正弦波、方波、伪随机二进制信号,完成地震计标定工作。 相似文献
16.
17.
以Ahera公司的QuartusⅡ7.2作为开发工具,研究了基于FPGA的DDSIP核设计,并给出基于SignalTapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDSIP核封装成为SOPC Builder自定义的组件.结合32位嵌入式CPU软核NiosⅡ,构成可编程片上系统(SOPC),利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用SOPC技术,在一片FPGA芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。 相似文献
18.
19.
许碧荣 《中国电子科学研究院学报》2006,1(5):468-471
在DDS原理的基础上详细阐述了应用Altera公司推出的DSP Builder和QuartusⅡ软件,采用FPGA实现产生正弦波、三角波和方波的多波形信号源的设计,经验证此设计可行、有效。 相似文献
20.
基于SOPC和DDS技术的介电电泳芯片控制系统设计 总被引:1,自引:1,他引:0
介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性. 相似文献