首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 62 毫秒
1.
本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言(VHDL)的自顶向下的设计方法来完成仿真实验。  相似文献   

2.
基于FPGA的直接数字频率合成器的实现   总被引:7,自引:0,他引:7  
由于直接数字频率合成器(DDS)具有其它频率合成器无法比拟的优势而受到青睐。介绍了DDS的基本原理和特点,以及利用现场可编程门阵列(FPGA)实现DDS的过程,给出了基于MATLAB仿真语言的波形仿真结果,利用FPGA器件设计DDS,大大地简化了电路设计过程,缩短了调试时间,提高了可靠性,FPGA的可编程性为修改、添加和优化DDS的功能提供了方便。  相似文献   

3.
基于SOPC的DDS信号源的实现   总被引:2,自引:0,他引:2  
本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。  相似文献   

4.
直接数字频率合成器的优化技术研究   总被引:2,自引:0,他引:2  
郑利文 《现代电子技术》2010,33(18):143-144,159
详细阐述了利用QuartusⅡ实现直接数字频率合成器(DDS)的方法和步骤。分析了DDS的设计原理,采用多级流水线控制技术对DDS相位累加器进行了优化,利用存储对称波形方法对波形存储表进行了优化,并在开发环境下进行了功能仿真,选用现场可编程器件FPGA作为目标器件,得到了可以重构的IP核,实现了复杂的调频功能。利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性。  相似文献   

5.
本文描述了直接数字频率合成器(DDS)的原理和特点,给出了利用Altera公司的FPGA器件(ACEX EP1K100)实现DDS的方法及仿真结果,并对仿真结果进行了误差分析。  相似文献   

6.
基于FPGA的直接数字频率合成器的设计和实现   总被引:2,自引:0,他引:2  
介绍了直接数字频率合成(DDS)的工作原理、设计方法及如何用ALTERA公司的FPGA器件(FLEXIOK)来完成DDS设计。  相似文献   

7.
基于Verilog HDL的DDS设计与仿真   总被引:1,自引:0,他引:1  
详细阐述利用QuartusⅡ实现DDS(直接数字频率合成器)模块的方法和步骤。首先分析DDS的设计原理,并对其进行系统建模,利用Verilog HDL实现设计并在开发环境下进行功能仿真,选用现场可编程器件FPGA作为目标器件,得到可以重构的IP核,其可以很方便地实现复杂的调频、调相和调幅功能。利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性。  相似文献   

8.
介绍了一种通过PCI总线控制器PCI9054对异步器件进行访问控制的方法。首先分析了PCI9054的目标传输时序以及DDS芯片AD9854的主要特性,然后采用FPGA器件,进行时序转换,完成了PCI9054对DDS器件I/O口的异步读写操作。  相似文献   

9.
直接数字合成器(DDS)具有较高的频率分辨率,可以实现频率快速切换,并且在频率改变时能保持相位的连续,很容易实现频率、相位和幅度的数字调制。从DDS的原理出发,介绍了一种基于DSP Builder查找表结构的DDS设计,并通过QuartusⅡ完成对FPGA器件的配置下载过程。可编程逻辑器件具有器件规模大、工作速度快及可编程的硬件特点,非常适合用来实现DDS。  相似文献   

10.
DDS是从相位的概念出发进行频率合成的一项新型技术。简要介绍了DDS的工作原理,提出了一种选用Altera公司不久前发布崭新体系的大容量Stratix II系列FPGA—EP2S60来实现DDS系统的核心部分的设计方案。并用Matlab语言将QUARTUSⅡ4.0波形仿真结果转换为波形曲线。实验结果表明,利用Altera公司的FPGA—EP2S60器件,通过各种优化措施,设计开发的DDS系统,达到了预期的目的,具有较高的性价比。  相似文献   

11.
直接数字频率合成器在FPGA中的设计与实现   总被引:2,自引:0,他引:2  
介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等.重点介绍DDS技术在FPGA中的实现方法,给出了部分VHDL源程序.FPGA采用ALTERA公司的ACEX系列芯片EP1K30TC-144. 采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,具有高性能、高性价比,电路结构简单等特点.  相似文献   

12.
基于FPGA的DDS设计及实现   总被引:1,自引:0,他引:1  
针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。  相似文献   

13.
直接数字频率合成技术,即DDS,是一种新型的频率合成技术和信号产生方法。其电路系统具有较高的频率分辨率,可以实现快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调整。针对目前市场上的DDS在使用中存在的一些问题,介绍了一种利用Altera公司的低成本FPGA“飓风”系列(EP1C6)实现DDS的具体方法。  相似文献   

14.
直接数字频率合成(DDS)技术在现代通信领域占据重要地位。在此提出了将Altera公司的NoisⅡ软核嵌入到FPGA器件内部来控制高性能直接数字频率合成器AD9854的方案,详细说明了系统;设计电路的结构和软件设计的方法。提出了一种新的信号源控制方法,该系统具有频率分辨高、相位输出连续、可视化界面、多波形输出等优点,具有较高的市场实用价值。  相似文献   

15.
为配合地震计电磁信息采集系统对地震计进行标定,设计一款基于FPGA的地震计标定信号发生器。以AlteraEP2C8T144C8型FPGA和16位串行DAC芯片DAC8560为核心,利用直接数字频率合成技术、m序列生成技术等产生地震计标定所需信号,设计电路对信号进行偏置、滤波、数字程控调幅、电压电流转换以输出特定的电压、电流信号。使用Verilog HDL语言实现系统软件。将标定信号发生器应用于实验室开发的地震电磁信息采集系统,结果表明,系统可产生地震计标定所需正弦波、方波、伪随机二进制信号,完成地震计标定工作。  相似文献   

16.
提出了一种直接基于DDS芯片AD9851的信号源的设计方法.介绍了DDS模块的设计,并给出了DDS与FPGA接口电路、DDS信号互补输出电路、DDS七阶低通椭圆滤波电路、DDS信号缓冲放大电路、DDS晶振电路.通过FPGA控制DDS并直接向DDS发送频率控制字,产生常见的正弦波、方波,并实现了频率与相位可调.  相似文献   

17.
石建平 《电子设计工程》2012,20(5):184-186,189
以Ahera公司的QuartusⅡ7.2作为开发工具,研究了基于FPGA的DDSIP核设计,并给出基于SignalTapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDSIP核封装成为SOPC Builder自定义的组件.结合32位嵌入式CPU软核NiosⅡ,构成可编程片上系统(SOPC),利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用SOPC技术,在一片FPGA芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。  相似文献   

18.
高鹏  秦文华  李得东  李梦 《电子技术》2013,(11):22-25,21
函数信号发生器在电路实验和设备检测中具有十分广泛的用途。本设计应用Altera公司的Cyclone II系列芯片基于Nios II嵌入式处理器的SOPC技术,设计完成了双踪函数信号发生器系统。本设计基于DDS原理,结合Nios软核作为外围和数据控制器,同时较全面地利用Quartus和NiosIDE的设计方法,使单片FPGA芯片实现高精度、高频率的双通道各信号源的产生。仿真结果表明,本函数信号发生器频率及相位可灵活调整且分辨率高,能够实现频率及相位的快速切换。  相似文献   

19.
在DDS原理的基础上详细阐述了应用Altera公司推出的DSP Builder和QuartusⅡ软件,采用FPGA实现产生正弦波、三角波和方波的多波形信号源的设计,经验证此设计可行、有效。  相似文献   

20.
基于SOPC和DDS技术的介电电泳芯片控制系统设计   总被引:1,自引:1,他引:0  
介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号