一种高速大容量图像存储装置的关键技术研究

针对高速图像采集存储要求,设计一种高速大容量存储装置。该装置以FPGA为主控芯片,以FPGA内部集成的高速串行收发器Rocket I/O GTP作为图像数据接收单元,通过FPGA控制MCB硬核操作2片DDR2 SDRAM构成兵乓缓存单元,以32片NAND FLASH组成的阵列为存储单元,采用交叉双平面页编程技术对FLASH进行数据存储。实现了对3个速率为50 MB/s的图像通道数据实时采集存储。通过对FLASH阵列中的图像数据进行回读分析,测试结果无误,验证了系统功能的有效性和可靠性。     

基于FPGA的多通道图像采集存储系统设计

针对图像信号的基本特征设计了对于四路间歇性数据并行存储方案,整个图像采集存储系统分为控制模块和存储模块两个部分：控制模块主要是采用FPGA对图像数据进行并行接收、数据编码、控制存储、全程工作控制;存储模块采用FLASH芯片实现数据的存储。分析完成了该系统的硬件电路设计和FPGA程序设计,为多路图像信号的实时存储以事后分析提供了一种解决方案。     

两层传感器网络中一种高效的加密数据条件聚合协议研究

提出了一种隐私保护的条件聚合协议,使存储节点在不知道数据真实值的情况下对满足条件的数据进行聚合,防止存储节点对敏感信息的泄漏。为了保护数据和查询条件的隐私性,提出了一种基于前缀成员确认和布鲁姆过滤器相结合的编码方法对数据和查询条件进行编码,实现存储节点在不知道数据真实值和查询条件真实值的情况下进行查询处理;为了对查询结果中的数据进行聚合而不暴露数据真实值,采用同态加密技术对数据进行加密,使数据在不解密的情况下能进行聚合运算。进一步,根据传感器采集数据的特点,提出了一种基于代码表的数据压缩表示及传输方法,有效减小了传感器节点和存储节点之间的通信开销。分析和实验结果验证了所提方案的有效性。     

基于SD卡的无人机红外行扫描仪图像采集系统设计

针对无人机红外行扫描仪对大容量图像数据实时高速存储的需求,提出并实现了一种基于SD卡乒乓存储方式、存储容量可扩展的无人机红外行扫描仪图像采集系统。该系统利用FPGA并行处理的优势,设计了一种基于BUS总线控制的SD卡乒乓存储方式,这种存储方式不仅可以极大的提高存储速率,而且使得存储容量可以根据实际需求进行扩展;并利用DSP逻辑运算的优势,设计并实现了FAT32文件系统,并在SD卡上成功移植;还利用图形化语言Labview编写了图像回放和分析软件,实验结果表明该系统能有效应用于无人机红外行扫描仪,其性能完全满足实际应用的需求。     

基于Nios II的弹载高速图像存储记录仪

针对传统弹载图像存储记录仪存在硬件电路体积大、系统扩展性差、数据存储速率低等问题,提出了一种基于Nios II的弹载高速图像存储器设计方案。以FPAG片上软核处理器Nios II为控制核心,采用新的双级流水线存储阵列结构实现图像数据的高速存储,通过信号接口阻抗匹配方案有效增强LVDS图像信号接收稳定性。系统能以240Mb/s的速率循环存储图像数据,具有稳定性强和微体积的优点,试验证明系统稳定可靠,能实现弹载高速图像的精准高速存储。     

基于FPGA的远程图像采集系统设计

本文介绍了一种基于FPGA实现的图像采集系统,通过FPGA控制外部高速成像设备所产生的图像数据、参数信息和状态控制信号的同步采集,并实现数据格式的转换、图像数据的组帧、存储及转发功能。     

基于FPGA的模/数混合采集系统优化设计

针对弹上环境采集空间环境模拟量和图像数字量的需求,设计一种以FPGA为核心的模/数混合采集系统。该系统对模拟量采集的运放不稳定性进行分析与优化,提高运放补偿电路的稳定性。在FPGA内通过模/数混合编帧,提高数据存储效率。同时针对图像信号压缩数据的速率变化导致数据的产生速率与传输速率不匹配问题,提出动态平衡编帧的方法解决了速率匹配问题。经实际飞行测试,该采集系统数据输出可靠,可满足系统的各项性能指标。     

Android平台上的实时图像采集与远程存储系统设计

提出一种基于Android平台的实时图像采集与图像的远程存储方案。首先介绍Android平台,阐述Android系统下捕捉图像的架构和编程接口,调用方法和实现方法;然后讨论Android系统所采集的图像数据的本地存储和远程存储两种保存方式,以及上传图像到远程服务器的方法,最后利用上述方法开发了一套基于Android平台上的实时图像采集与远程存储系统。     

基于EZ-USB FX2的图像采集系统的设计与实现

针对光学显微镜序列切片图像采集设计了一种图像采集系统。使用Philips解码芯片SAA7113H将CCD模拟视频信号解码为8位数字信号,利用CY7C68013A的内置FIFO及串行接口引擎将未压缩的图像数据直接通过USB串行总线传输到PC机,在PC机上实现图像的显示和存储。经验证,采集系统可实现最大25帧/秒速率,720×576分辨率图像的可控采集功能,具有成本低,采集图像清晰,响应速度快等优点,稍加修改后即可用于其他要求快速图像或视频采集的场合。     

基于FPGA控制的高速图像实时存储

在高速图像采集中,需要对采集的大量数据进行实时存储。介绍了一种基于FPGA控制的高速图像实时存储系统,该系统能在脱机方式下由FPGA直接控制IDE硬盘,实现高速图像的实时存储,并通过PCI接口对硬盘进行事后访问。目前,采用单硬盘时的记录速度可达到24 MB/s。     

提高测速系统存储速率及可靠性的方法

针对破片测速系统对数据存储速率快、可靠性高的要求,提出了基于流水线设计的数据快速存储方案和基于FPGA片内建立虚拟存储器来管理FLASH坏块列表的方法。 该方法有效降低存储系统的平均响应时间,将数据流的存储速率提高了近2倍;并且有效地屏蔽FLASH的坏块,保证了破片数据存储的可靠性。 试验表明：该方法使数据存储速率提高到2.4Mbytes/S,为原始速率的3倍。数据存储的可靠性为100%。     

Multiresolution multiresource progressive image transmission

This paper presents a new progressive image transmission (PIT) design algorithm in which the resolution and resources (rate or distortion and storage size) at each transmission stage are allowed to be prespecified. This algorithm uses the wavelet transform and tree-structured vector quantizer (TSVQ) techniques. The wavelet transform is used to obtain a pyramid structure representation of an image. The vector quantizer technique is used to design a TSVQ for each subimage so that all the subimages that constitute the image at the current stage can be successively refined according to the resources available at that stage. The resources assigned to each subimage for the successive refinement is determined to optimize the performance at the current stage under the resource constraints. Normally, the resource constraints at each stage are determined by the specification of the transmission time or distortion for image data and the storage complexity of the TSVQ. The resolution at each stage is determined/specified according to the application or as part of the design process to optimize the visual effect.     

基于高速FIFO的远程图像数据采集存储系统

针对图像信号数据容量大、速度快的传输特点,设计了基于高速缓存FIFO的远程图像数据采集存储系统。硬件系统采用FPGA作为中央控制单元,IDT72V285作为图像数据的高速缓存FIFO,用以采集、编帧、传输和存储两路图像信号,最终通过计算机回读数据,并实现对图像数据的还原处理。高速缓存FIFO设计、FLASH写入和数据远程读取是整个系统的关键部分。经试验验证,该图像数据采集存储系统性能稳定,数据存储可靠,满足实际测试要求。     

微光探测成像系统电路设计与实现

为满足微光遥感卫星领域对微光探测的需求,本文提出了一种基于微光CMOS图像传感器GSENSE2020的成像电路设计。该成像电路通过FPGA实现了对图像传感器的驱动控制以及高速图像数据的接收和传输,通过DC/DC和LDO（low dropout regulator）为图像传感器提供了低噪声供电电源,采用PMIC（power management IC）解决了FPGA上电时序问题,利用DDR3实现高速图像缓存与处理,采用eMMC达到图像数据存储速率与容量的需求,应用FPGA的IP核及原语代替CameraLink接口转换芯片实现CameraLink通信协议,从而完成图像数据直接在CameraLink接口的高速传输。实验结果表明,成像系统电路功能及性能都达到了预期设计目标,系统的输出数据率可达2.4 Gbps,帧频高达25 fps,信噪比达到45.5 dB。     

基于CMOS图像模组的视频图像存储器的设计

提出了基于CMOS图像模组的视频图像存储设计,通过单片机配置CMOS模组,实现视频图像的采集,并由FPGA控制实现图像到Flash的存储,以CY7C68013作为数据通信的接口芯片。在需要查看的情况下,FPGA控制Flash并从中读出图像数据,再通过USB与PC（上位机）通信,可将图像数据上传到PC进行存储及显示。该系统硬件结构合理,具有低功耗、大容量等优势,使其在应用范围及前景上更为广泛。     

Content-based retrieval of dynamic PET functional images

The recent information explosion has led to a massively increased demand for multimedia data storage in integrated database systems. Content-based retrieval is an important alternative and complement to traditional keyword-based searching for multimedia data and can greatly enhance information management. However, current content-based image retrieval techniques have some deficiencies when applied in the biomedical functional imaging domain. In this paper, we presented a prototype design for a content-based functional image retrieval database system for dynamic positron emission tomography (PET). The system supports efficient content-based retrieval based on physiological kinetic features and reduces image storage requirements. This design makes it possible to maintain a large number of patient data sets online and to rapidly retrieve dynamic functional image sequences for the interpretation and generation of physiological parametric images, and offers potential advantages in medical image data management and telemedicine, as well as providing possible opportunities in the statistical and comparative analysis of functional image data     

基于FPGA的图像实时处理系统的设计

设计了基于FPGA的图像实时处理系统,利用FPGA中IP核的内置缓存模块,通过乒乓结构读写,实现了图像数据在FPGA内部的缓存和提取。同时利用FPGA数据并行处理的特点,实现了图像的二值化和边缘提取等预处理,将图像预处理的时间由原来在DSP内的1s缩小到50ms以内,使实时图像处理成为可能。     

大容量弹载数据记录器的设计与实现

提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150Mbyte/s,存储容量为128GByte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125Gbps;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。