基于CPLD的红外焦平面阵列驱动电路的设计

红外焦平面阵列是新型的红外探测器,为了使其达到理想的工作状态,需要提供时钟驱动脉冲和偏置电压.传统的方法是通过重写EEPROM等方式来改写驱动脉冲信号.设计了一种使用CPLD的红外焦平面探测器时钟驱动电路,其电路结构简单,具有较强的器件驱动能力,可实现CMOS TDI 288×4红外焦平面阵列和其他超长线列焦平面阵列的驱动,提供可调偏置电压,为红外焦平面阵列的性能调试提供方便.     

一种红外焦平面数控偏置电压电路的实现

提出了用级联权电容网络电荷定标产生偏置电压的方法,采用EDA软件Cadence设计了一个10 bit 串行数字输入、四通道稳定模拟电压输出的数模转换电路,并流片验证.测试结果表明电路实现了数模转换功能,各项参数基本达到设计要求.以上研究证实了这种可集成在红外焦平面读出电路上的偏置电压产生电路是可行的,为下一步直接设计并制造包含偏置电压产生电路的焦平面读出电路芯片打下了坚实的基础.     

384×288非制冷红外探测器驱动电路设计

介绍了384×288非制冷红外焦平面探测器UL03191及其工作原理,分析了非制冷红外焦平面阵列驱动电路组成原理、设计方法,重点是偏置电压电路、脉冲电压信号驱动电路、温度检测及控制电路的设计等关键技术,并对主要驱动信号进行了仿真。     

数字化红外焦平面噪声分析研究

基于自行设计的TDI线列红外焦平面数字化读出电路,设计一款带有驱动IRFPA器件和数字化数据采集功能的红外焦平面测试系统,分别进行数字化线列读出电路电注入方式、中波红外焦平面和长波红外焦平面的噪声分析以及红外探测器比较关心的NETD的分析,并对积分时间、焦平面阵列注入区和偏置电压对红外探测性能的影响做了区分论证。     

光谱成像用红外焦平面读出电路研究

红外焦平面是光谱成像系统的核心器件。讨论了多光谱用红外焦平面读出电路的特点,设计了用于多光谱成像的64×16元红外焦平面读出电路。读出电路采用CTIA输入级,快照式曝光方式,边积分边读出工作。电路芯片与InGaAs光敏芯片阵列通过铟柱倒焊的方法,组成混成互连焦平面器件,像元间距50μm,响应波段0.9～1.7μm,盲元率0.2%,半阱时的响应不均匀性4.7%。     

384×288非制冷红外探测器驱动电路设计

介绍了384×288非制冷红外焦平面探测器UL03191及其工作原理,分析了非制冷红外焦平面阵列驱动电路组成原理、设计方法,重点是偏置电压电路、脉冲电压信号驱动电路、温度检测及控制电路的设计等关键技术,并对主要驱动信号进行了仿真。     

微测辐射热计阵列读出电路的单片集成设计

微测辐射热计阵列读出电路的单芯片集成,有利于红外焦平面阵列的智能化和红外成像系统的便携化发展.提出了一种非致冷红外焦平面阵列读出电路,基于SMIC 0.18 μmCMOS工艺,采用CTIA型单元读出电路结构,实现了偏置模块、驱动信号源模块、电流积分模块、相关双采样模块(CDS)和缓冲输出模块的单芯片集成,成功制造了1×8读出电路原型.仿真结果表明,设计的读出电路的线性度大于99％,功耗小于5 mW,适合于大面阵移植.     

1 024×1 024 AlGaN紫外焦平面读出电路的超低功耗设计

提出了一种新型的超低功耗读出电路用于18 μm中心距1 024×1 024面阵规模的AlGaN紫外焦平面。为了实现低功耗设计紫外焦平面读出电路,采用了三种设计方法,包括:电容反馈跨阻放大器CTIA结构采用工作在亚阈值区的单端输入运算放大器,列像素源随缓冲器和电平移位电路共用同一个电流源负载以及列级缓冲器的分时尾电流源设计。由于像素单元内CTIA采用了单端输入运算放大器,在3.3 V供电电压下,每个像素单元最小工作电流仅8.5 nA。该读出电路设计了可调偏置电流电路使读出电路能得到更好的性能并基于SMIC 0.18 μm 1P6M混合信号工艺平台进行了设计制造。测试结果表明:由于采用了上述设计方法,整个芯片的功耗在2 MHz时钟8路输出模式下仅67.3 mW。     

低噪声非制冷红外焦平面阵列驱动电路的设计

针对非制冷红外焦平面驱动电路在噪声和可靠性方面的高要求,分析了降低直流偏置电压噪声以降低红外焦平面阵列噪声的可行性,提出了一种新型低噪声的非制冷红外焦平面驱动电路.该驱动电路采用ADI公司的AD8606系列高精度低噪声运算放大器构成一个直流缓冲器,其具有强大的直流驱动能力和低噪声性能,实现了直流偏置电路.采用Altera公司的Cyclone Ⅱ系列可编程逻辑器件,设计红外焦平面的时序驱动电路.测试结果表明:焦平面探测器均方根噪声降低至397.83μV,为后续非制冷红外热像仪的研制奠定了基础.     

非制冷红外焦平面阵列器件驱动电路的研究

分析了电路噪声、电压波动和温度变化等对红外焦平面阵列探测器的工作状态和器件成像品质的影响,论述了设计驱动电路的必要性。在此基础上,设计了非制冷红外焦平面阵列器件的驱动电路,该电路由三个功能模块构成,分别是直流偏置电压电路、单芯片焦平面温度控制电路和基于现场可编程门阵列器件的时序逻辑驱动电路。实验表明,该驱动电路的控温精度优于0.05℃,直流偏压电源精度高,噪声低,时序驱动合理。     

一种程控实现任意行选的红外焦平面读出电路

设计了一种可应用于多光谱红外光谱仪的红外焦平面读出集成电路。电路可以选择任意连续或非连续行的积分信号进行读出而无须逐行读出,从而大大增加了系统的灵活性和帧频。同时,电路采用滚动式IWR工作模式,为此根据读出单元是否有积分开关设计了两种复位积分控制模块;单元内部可采用DI,CTIA等读出结构。此电路具有明确的工程应用价值。     

红外焦平面CMOS单元读出电路

研制出一种 Ｃ Ｍ Ｏ Ｓ 差分放大器组成的电容反馈互导放大器（ Ｃ Ｔ Ｉ Ａ） 型红外焦平面读出电路,其输出端带有相关双取样（ Ｃ Ｄ Ｓ） 电路。对读出电路的注入效率进行了计算机模拟。介绍了器件的设计与工艺分析。实验结果表明,在７７ Ｋ 下,读出电路的动态范围为６６ ｄ Ｂ,功耗典型值为０ ．５３ 毫瓦／ 位     

提高读出电路输入电流动态范围的新方法

设计了一个由CMOS差分放大器构成的电容反馈跨阻型紫外焦平面单元读出电路。该电路在传统的读出电路基础上进行改进,大幅度的提高了输入电流的动态范围。该单元读出电路可应用于工作在快照模式下的128×128FPA读出电路,像素输出速率达10MHz,为探测器提供0．3V～2V的稳定偏置电压,输入电流的动态范围达52dB。     

红外探测器高性能读出电路的研究

设计了一种高性能电容反馈跨阻放大器(CTIA)与相关双采样电路(CDS)相结合的红外探测器读出电路。该电路采用CTIA电路实现对微弱电流信号的高精度读出,并通过CDS电路抑制CTIA引入的固定模式噪声(FPN),最后采用失调校正技术减小CDS引入的失调,从而减小了噪声对电路的影响,提高了读出电路的精度。采用特许半导体(Chartered)0.35μm标准CMOS工艺对电路进行流片,测试结果表明:在20pA～10nA范围内该电路功能良好,读出精度可达10bit以上,线性度达97%,达到了设计要求。该读出电路可用于长线列及面阵结构红外探测系统。     

高性能低噪声数字读出电路

红外焦平面的数字读出是信息化发展的必然方向,其关键技术是数字读出电路。介绍了数字读出电路的发展现状和主要架构,重点分析了时间噪声和空间噪声的来源和影响,并给出低噪声设计指导。同时对线性度、动态范围和帧频等主要性能进行了讨论,设计了两款数字读出电路。采用列级ADC数字读出架构设计了640×512数字焦平面探测器读出电路,读出噪声测试结果为150 μV,互连中波探测器测试NETD为13 mK。基于数字像元读出架构设计了384×288数字焦平面探测器读出电路,互连长波探测器测试NETD小于4 mK,动态范围超过90 dB,帧频达到1 000 Hz。所设计的两款读出电路有效提升了红外焦平面的灵敏度、动态范围和帧频等性能,表明数字读出电路技术对红外探测器性能的提升具有重要作用。     

多功能红外焦平面读出电路设计

主/被动成像系统具备多种成像模式,集成度高、成本低、系统运行效率高,应用前景良好。设计了一种64×64规模的多功能红外焦平面阵列读出电路,在30 μm像元中心距的限制下实现了日光标准成像、微光成像、异步激光脉冲检测和二维激光测距四种成像功能。基于TSMC 0.35 μm工艺,完成了多功能读出电路的芯片设计与流片验证。电路复用设计和像素共享架构显著降低了版图面积。CTIA的T型开关有效减小漏电流,改善了红外被动成像电路的动态范围,高增益模式下动态范围达60 dB,低增益模式下动态范围达68 dB。并且满阱电荷容量分别为203 ke?和1.63 Me?。三级push-pull运放和MOS反馈电阻使RTIA兼具高增益和小尺寸。芯片测试结果表明,电路具备主/被动成像功能,性能良好,可应用于红外焦平面激光雷达成像系统。     

边积分边读出低噪声红外焦平面读出电路研究

设计了一款低噪声InGaAs焦平面读出电路.提出一种新型相关双采样电路结构,可在边积分边读出模式下有效抑制积分电容(0.15 pF)的KTC噪声.电路经0.5 μn5 V Nwell CMOS工艺流片,测试结果符合设计目标,在高帧频边积分边读出模式下工作状态良好,电路噪声约1.7×10-4V,动态范围大于80 dB.     

CTIA线列型读出电路输出异常问题研究北大核心CSCD

CTIA电路结构由于其高注入效率和线性度在小信号探测器读出电路设计中广泛应用。然而,采用该结构作为输入级的TDI线列型读出电路,在使用中处理信号足够大时,帧与帧之间输出电平出现高低差异,最大可达2 V。表现在图像则为明暗条纹交替出现,无法正常探测。积分电容越小,该现象越容易出现。并且,通过改善供电、调节偏置电压和参考电压等措施对该现象均无明显改善。本文针对这一现象,通过深入仿真和理论分析,最终实现问题定位,同时提出解决措施,有效地消除该现象。     

A snap-shot mode cryogenic readout circuit for QWIP IR FPAs

The design and measurement of a snap-shot mode cryogenic readout circuit (ROIC) for GaAs/AlGaAs QWIP FPAs was reported. CTIA input circuits with pixel level built-in electronic injection transistors were proposed to test the chip before assembly with a detector array. Design optimization techniques for cryogenic and low power are analyzed. An experimental ROIC chip of a 128 × 128 array was fabricated in 0.35μm CMOS technology. Measure-ments showed that the ROIC could operate at 77 K with low power dissipation of 35 mW. The chip has a pixel charge capacity of 2.57 × 10~6 electrons and transimpedance of 1.4 × 10~7 Ω. Measurements showed that the transimpedance non-uniformity was less than 5% with a 10 MHz readout speed and a 3.3 V supply voltage.