基于Camera Link的红外图像显示研究

为红外相机设计了一套基于Camera Link的红外图像实时显示系统.红外探测器产生的模拟信号经模数转换后,由作为控制核心的FPGA进行处理,然后通过光纤实现远距离传输.接收端的FPGA将信号转换成Camera Link协议数据,再将它们传送给上位机的图像采集板卡进行采集和转换,最终通过上位机软件将其实时显示出来.     

用于四象限探测器光斑位置检测的数据采集传输系统设计

为了对四象限探测器输出的四路信号进行同步采集传输,本文设计了一套高分辨率、高速率的同步数据采集传输系统。该系统首先以FPGA芯片EP1C12Q240为核心,控制模数转换芯片ADS1274采集数据,数据经过片内FIFO缓存,然后按Camera Link协议将数据打包为32×40大小的图像,图像经Camera Link接口传输到PC机,最后使用图像采集卡采集图像数据,并利用MATLAB编写软件实现图像解码与存储。实验结果表明:该系统实现了分辨率为24bit、采样速率为100kHz的4通道同步数据采集,其有效分辨率可达18.79bit,数据传输稳定可靠。满足了数据采集系统高分辨率、高速率的需求,并且该方案也可方便地移植到其他应用中,具有较好的可扩展性。     

TLK1501在大型望远镜视频传输系统中的应用

针对大型望远镜需要对标准Camera Link接口相机进行远距离视频传输和控制的具体要求,提出了基于FPGA和TLKI501的Camera Link高速视频光纤传输系统设计方案.论述了系统各部分组成以及TLK1501在设计调试中应该着重处理的环节.并对已经设计完成的系统进行图像传输试验,取得了良好效果.     

基于FPGA和FLASH ROM的图像信号发生器设计

以XC2V1500—FPGA为硬件架构,设计了一种图像信号发生器,作为自适应光学系统波前处理机的信号源,为波前处理机的调试和算法验证提供支持。系统采用大容量的NAND型FLASH存储数据,存储容量为1GB。图像数据通过USB总线预存入FLASH ROM,在FPGA控制逻辑作用下循环读出,并通过Camera Link接口输出。该Camera Link接口支持base,medium,full三种模式,输出像素时钟频率可以达到70MHz。     

基于Aurora及CameraLink的高速数字图像传输

以光纤为载体,采用Aurora协议,接收远端的高速红外视频图像数据,并对接收数据进行解码、转换为Camera Link接口规范的信号格式,实现高帧频、高分辨率的图像数据的接收、解码和重编码,完成视频图像的传输、采集与显示。并用IBERT对光纤通讯通道进行测试,误码率达到10-12以下,完全满足系统的需求。     

PCIe-CPL64：图像采集卡

凌华科技推出PoCL（Power over Camera Link）传输接口的图像采集卡PCIe-CPL64。 PCIe-CPL64支持双通道Base标准的Camera Link规格,图像传输速率可达4．0Gb／s,取像频率达85MHz,通过PoCL传输接口,直接借助Camera Link图像信号传输线进行供电,减少电源转换器及电源线材的费用,节省配线空间,并能结合小型摄像机,适用于Die bonding（粘晶机）与Wire bonding（引线接合机）等快速移动、高稳定性的应用需求。     

基于FPGA的Camera Link输出编码设计

为了Camera Link摄像机的小型化和集成化,设计并实现了基于FPGA的Camera Link接口的编码输出功能。输出编码分为3个步骤:首先,完成图像像素数据到Camera Link PORT的映射;其次,根据DS90CR287的数据编码要求对PORT数据和同步时钟信号进行编码;最后,通过FIFO和并串转换功能模块完成图像数据和时钟编码信号的LVDS信号输出。使用ModelSim软件,对像素时钟为40 MHz的BASE模式进行了仿真,同时在实物实验中,完成了像素时钟为40 MHz的FULL模式的实验,通过以上两方面实验验证了设计的Camera Link输出编码方案的正确性和可行性。提出的编码方案稳定可靠,可以应用于不同模式下的Camera Link编码输出,具有很高的灵活性和应用价值。     

基于FPGA的Camera Link转HD-SDI接口转换系统

由于Camera Link相机具有接口复杂、传输距离近等局限性,设计并实现了一种基于FPGA的Camera Link转HD-SDI接口转换系统。该系统采用Altera公司的EP2S60F1020高性能FPGA完成图像数据的采集并按SMPTE274M标准编码;为解决Camera Link相机输出数据同HD-SDI输出图像行、场时间不同的问题,采用3片SDRAM作为帧缓存模块,延迟1帧输出;编码完成的数据输出到并串转换芯片LMH0030,从而得到HD-SDI格式的视频输出。由于Camera Link相机输出数据同HD-SDI输出图像的帧频并不绝对相同,每隔708帧必须丢去一帧数据,从而导致输出时固定丢帧,但FPGA对图像的处理并不会丢帧。实验结果表明,本系统能够将Camera Link相机输出的图像数据转换成HD-SDI输出,并用采集卡采集到图像数据。     

高清视频光纤传输技术

为了将一种基于通道链路(Channel Link)技术的专用接口格式的相机高清视频图像进行高速无压缩光纤传输,采用了对相机信号直接高速采样、数据无损处理和编码传输的设计方法.通过自制相机信号源进行传输验证和使用实物相机进行高清视频图像实时传输实验,获得了监视器视频图像显示正常、信号时序无变化的结果,从而表明传输系统满足高清视频图像传输要求,具有高速、无视频丢帧和链路同步快的特点.     

基于Camera Link的高速数据采集系统

探讨了基于Camera Link协议的高速数据采集系统的重要性和实现途径。简要介绍了Camera Link协议的内容和国外现有的此类数据采集卡的实现方式。较为详细地阐述了基于FPGA的数据采集板的设计与电路结构,同时探讨了此系统和外部的接口实现问题。     

基于PXIE总线的高速CCD数字图像采集系统设计

为实现高速电容耦合器件（CCD）数字图像采集传榆,提出一种基于PXIE总线和CameraLink协议的高速图像采集系统设计方案。设计了CameraLink硬件接口电路,实现了视频数据信号的接口设计、控制信号的接12设计、串行通信信号接口设计;同时采用Xilinx公司的Virtex-5LX50T型FPGA作为PXIE传输控制器,并对IP核进行了开发,减少了外围电路设计难度。创新性地运用直接内存访问的工作方式对PXIE传输速度进行优化。实验结果表明,PXIE配置为8通道时,读取数据速率达到1504MB／s,写入速率达到了1490MB／s,可以满足高速CCD数据的传输要求。     

基于FPGA实现由多路复合信号传输到Camera Link传输的研究

针对传统的复合视频信号直接传输图象信息具有抗干扰能力差,噪声大等缺点,提出了一个视频信号传输方式变换的新方案,利用Camera Link通信协议在数字信息领域具有传递距离远、抗干扰能力强的优点,实现了由4路实时的复合视频信号转换为1路高速的Camera Link格式的信号.这种方法改变了传统的复合视频信号直接传输图象信息的思维,从而为数字信息领域远距离多路实时视频信号的快速传送和处理提供了平台.     

基于USB和Camera Link的数据传输系统设计

为了使CCD相机和上位机之间能够进行简单、实时的数据传输,提出一种以USB和Camera Link接口相结合的数据传输系统设计方案。通过FPGA对接口芯片进行控制,使用VHDL语言进行逻辑电路的设计,并采用VC++编写上位机软件。实现由USB接口接收数据,USB或Camera Link接口输出数据。实验表明,设计的系统能够准确、实时地接收控制命令和向上位机发送高速率、大容量的图像数据,可以应用在不同数据传输要求的CCD相机中。     

基于面阵CMOS图像传感器的2×2拼接系统视频电路设计

论述了以2K×2K面阵CMOS图像传感器LUPA4000为基础的2×2光学拼接系统视频电路的方案设计及具体软硬件设计.每块传感器具有独立焦平面电路和信号处理电路,系统采用编码与控制电路实现4块传感器同时曝光成像和积分时间同步设置,编码与控制电路将4块传感器的图像数据编码后通过一路Camera Link接口输出.实验成像结果表明,电路运行可靠,操作灵活,可扩展性强,能够得到很好的拼接图像.     

移动便携图像存储系统的设计

为满足Camera Link相机图像存储系统小型化、可移动、易携带的要求,设计了基于Xilinx公司V4系列现场可编程门阵列(FPGA)和TI公司6000系列数字信号处理器(DSP)相结合的硬件电路方案。首先,在FPGA的控制下图像数据缓存到一片SDRAM中,同时读出另外一片SDRAM中缓存的图像,经乒乓操作存储到两块固态硬盘中。其次,DSP与上位机用百兆网连接,在上位机的控制下,DSP从外部存储器接口(EMIF)中获取图像数据后,发送给上位机完成实时显示或者存储图像回放的功能。实验表明:在相机分辨率为640×480、帧频为100f/s且像素为10位时,该系统可以不丢帧地完成图像存储任务。在不需要实时显示的应用场合,系统可以单独完成脱机存储任务,满足Base型Camera Link相机的便携存储要求。     

Camera Link Full至HD-SDI接口的高清传输显示系统

为实现远距离、高可靠性传输,并减小复杂度,对Camera Link Full接口数据的HD-SDI传输显示进行了深入研究。采用FPGA作为核心处理器,考虑相机输出具有多种帧频,采取帧频检测及充分降频策略,并通过3个SRAM进行缓存以实现帧频转换,以满足HD-SDI帧频25Hz的要求。考虑到SRAM数据宽度,采取FIFO行缓存策略将Camera Link Full80输出的10tap、80bits图像数据转换成单通道的8bits图像数据。最后,完成系统设计并进行实验验证。实验结果表明:系统实现了图像数据从50Hz、100Hz、500 Hz等多种帧频的Camera Link Full80到25帧HD-SDI接口1080i的格式转换及实时显示,且图像层次丰富,无失真。