RAID5小写更新的冗余管理机制

为改进传统RAID5机制小写性能低下问题,提出了一种高性能的冗余数据读写机制RMB(RedundancyManagement for RAID5).RMB采用异步冗余校验方法APC(Asynchronous Parity Calculating),对现有RAID5更新算法的关键步骤进行了优化,将统一计算校验块的同步操作拆分成同步镜像写更新和异步冗余计算更新.该操作分解了数据与其校验数据更新的紧耦合现状,提升了写操作并发度;通过合并多个版本镜像块写操作减少异或计算操作的次数.通过实验验证表,RMB机制,可将小写性能大幅提高,峰值可达4倍以上.     

基于SATA接口的RAID5编解码器芯片实现

设计了一个基于SATA接口的RAID5编解码控制器芯片,采用左对称奇偶校验技术,支持1个磁盘失效情况下的数据恢复.包括数据编码解码、校验生成、校验重建、SATA控制器接口和ARM接口等;支持3～8路独立通道的磁盘阵列和3.0 Gb/s的高速SATA数据传输,最大磁盘存储利用率达87.5%.采用TSMC 0.13μm工艺流片,芯片逻辑部分规模约6.8万门,可应用于各种存储管理系统.     

磁光阵列:一种新型数据存储模式的实现

介绍了一种磁盘与光盘融合数据安全存储的新模式,简称磁光阵列或ORAID（Optical Replicated Arrays of Independent Disks）。ORAID模式包括:将数据同时存储到磁盘模块和光盘模块中;可根据数据的属性信息从磁盘模块中读取数据,在目标磁盘无法被读取时,可根据数据在光盘模块中对应的位置信息,将存储有目标数据的光盘中的数据读入预设的数据缓冲区;将存储有目标磁盘数据的光盘中的数据存储到磁盘模块中更换后的新磁盘中。该模式在使用上像基于硬盘的系统一样方便,读写性能与RAID（Redundant Arrays of Independent Disks）一样;在数据安全方面,无论前端硬盘如何损坏数据都不会丢失,并且在硬盘坏损以及重建过程中保持数据的可提供性;ORAID具有物理层面上的合规性,所存的数据不可更改（WORM,Write Once Read Only）并可在无迁移的情况下长期保存50年以上;ORAID无须额外的备份系统。磁光阵列模式同样适用于固态硬盘与光盘的融合。     

磁盘阵列存储技术简析

介绍了改进磁盘存取速度的磁盘阵列技术、磁盘阵列原理,详细介绍各种RAID产品的特点及性能与可用性,同时阐述了磁盘阵列的额外容错功能.     

云存储中一种基于布局的虚拟磁盘节能调度方法

 在云存储中,如何有效地调度用户请求到目标磁盘以实现绿色节能存储是一个热点问题.鉴于云存储对节能调度算法提出的新要求,如请求响应时间敏感与对动态优化的限制等,本文提出了一种基于布局的虚拟磁盘节能调度方法.该方法将磁盘阵列动态划分为工作区与就绪区,以工作区为主向用户分发资源,并以未连接虚拟机的虚拟磁盘为单位,根据实时负载情况对虚拟磁盘布局进行动态优化.实验结果表明,这种方法不仅能够降低磁盘阵列的能耗,而且能够有效地缓解响应时间延长的问题,还能够使虚拟磁盘布局达到更高的负载均衡水平.     

MS-DOS V6.0磁盘高速缓冲功能初识

磁盘高速缓冲功能将访问的数据以及可能要访问的数据存入专门开辟的磁盘高速缓存(DISK CACHE),既能提高运行速度,又可减少读(写)操作,主要适用于读/写密集性软件。它在数据库管理系统方面的优越性尤为明显。 1993年推出的MS-DOS V6.0 SMARTDRV.EXE在性能上较之MS-DOS V5.0 SMARTDRV.SYS大有改进,它支持压缩磁盘(DOUBLE SPACE)、采用写延迟技术(LAZYWRITE)、增添倍缓冲(DOUBLE BUFFERING)、自动识别     

高速、小型非易失性SRAM系列存储器 符合RoHS标准，无须电池就能实现内部数据存储

非易失性SRAM（nvSRAM）在断电情况下，无须电池就能实现内部数据存储。nvSRAM理想适用于要求连续高速数据写入且确保非易失数据绝对安全的任何应用，如独立磁盘冗余阵列（RAID）应用、复印机、PoS终端、手持式仪表和消费类电子产品等。     

RAID控制器的Cache管理策略研究

为进一步缩小外存与CPU间的速度差异,满足日益增高的I/O请求率,在磁盘阵列设计中引入Cache,实现一种适用于RAID控制器的Cache管理策略。此方法重点研究了Cache的组织与管理,利用优化的最近最少使用算法(LRU)提高Cache命中率,通过树形结构的转换减少磁盘I/O次数,以提高系统的整体性能.从该策略在RAID控制器原型的实验结果分析,证明该策略对减少写磁盘I/O确有显著效果.     

AT88SC1604加密存储卡的应用设计

IC卡按结构可分为存储卡和微处理卡（CPU card）两大类。而逻辑加密卡与普通存储卡相比，其内部结构更加复杂，存储区可以分成卡片设置区和应用区两部分。卡片设置区内存放与卡片厂商及发卡者相关代码和卡片密码；应用区又可以根据需要分为不同的分区。逻辑加密卡的安全性相对较高，体现在：卡片设立主密码、每个应用分区具有各自独立的操作密码。逻辑加密卡主要控制作用是：对数据存储区开放／关闭的控制；对数据存储区读／写的控制；对数据存储区擦除操作的控制以及对密码校验和错误次数计数及锁闭功能控制。     

基于安全预警技术的冗余磁盘阵列系统设计

冗余磁盘阵列简称RAID技术,它是一种采用磁盘阵列方法提高磁盘访问速度、靠增加信息冗余量来提高数据安全性的磁盘存储技术,在小型计算机和服务器中广泛使用.文章针对磁盘阵列管理方式多样性的需求,对磁盘阵列预警技术进行了研究和分析,提出了基于安全预警技术的独立磁盘冗余阵列系统设计,增强了存储系统性能,提高了存储系统扩展性和可靠性.目前该技术已经开始移植到高档微机,并对微机存储体系结构的发展变化产生了非常重要的影响.     

The Real-Time Compression Layer for Flash Memory in Mobile Multimedia Devices

Flash memory is used for storage in mobile multimedia and embedded systems such as mobile phones, digital cameras, and MP3 players because of its small size, light weight, nonvolatile operation, vibration resistance, high capacity, and low power consumption. Data compression is one effective method for increasing capacity and reducing data transfer, however real-time performance is necessary for mobile multimedia device applications. We propose a mechanism that uses contiguous packing and a read/write ping-pong buffer along with the X-match and run-length compression/decompression algorithm to create a real-time compression layer. Compared to the internal packing scheme and best-fit method of Yim et al., our mechanism increases the compression ratio, improves the write response time by 60%, and stabilizes the read response time to make it suitable for real-time applications.     

基于PCRAM数据页聚簇的缓冲算法

针对Flash写前需擦除,读写I／0开销不均衡等固有缺陷,研究面向闪存缓冲区管理,对提高基于Flash的固态硬盘（Solid State Disk,SSD）访问性能以及降低系统功耗具有重要理论意义和应用价值。文章提出了一种新型存储架构,并实现了一种适用于SSD的基于相变存储器（Phase Change Memory,PCRAM）数据页聚簇的缓冲算法。文章中详细介绍了基于PCRAM聚簇的缓冲算法关键技术及原理,充分阐述算法相关元数据、存储数据、FTL管理与控制以及详尽分析了缓冲算法的读、写操作控制原理,最后通过F1ashSim仿真平台实现SSD写缓冲。基于仿真结果与传统缓冲算法性能比对,分析得出该缓冲算法可降低SSD随机写次数和SSD数据存储分散性,并提升SSD响应速度,降低系统功耗。     

基于读写特征的分布式互斥算法

在LK算法基础上,提出一种对读写请求作不同互斥处理的分布式互斥算法——RWME(read/write mutual exclusion)算法.在同步延迟仍为T的前提下,降低了传统非令牌类型互斥算法的消息复杂度.在Lamport全局时戳的基础上,定义了适合于读写互斥的全局时戳——读写时戳,并由其来保证各读写进程互斥访问临界区的公平性和正确性.通过对算法的性能分析验证其是高效的,并给出了正确性证明.     

A robust and low-power near-threshold SRAM in 10-nm FinFET technology

This paper presents a robust and low-power single-ended robust 11T near-threshold SRAM cell in 10-nm FinFET technology. The proposed cell eliminates write disturbance and enhances write performance by disconnecting the path between cross-coupled inverters during the write operation. FinFETs suffer from width quantization, and SRAM performance is highly dependent to transistors sizing. The proposed structure with minimum sized tri-gate FinFETs operates without failure under major process variations. In addition, read disturbance is reduced by isolating the storage nodes during the read operations. To reduce power consumption this cell uses only one bit-line for both read and write operations. The proposed SRAM cell reduces write delay, average power and PDP by 20, 78 and 62%, respectively as compared to the 9T single-ended SRAM cell. Moreover, the proposed cell enhances write static noise margin by 33% under process variation.     

新型IP网络存储器性能比较

用实验方法比较NFS、iSCSI(存储设备)、基于iSCSI协议的OSD网络(OSDN)和CAS网络(CASN)的性能,并分析它们的性能瓶颈和优化方向.实验表明,它们的性能是接近的,不同存储操作的性能是不同的:iSCSI的读操作和CASN的写操作性能显著优于其他系统;CASN相对于OSDN的读写操作性能优势随数据传送长度增加而减小.     

面向大数据的分布式缓存设计

大数据平台的底层存储系统往往无法匹配上层计算应用的读写性能,而一个设计良好的分布式缓存系统将缩小CPU密集型应用和IO密集型应用之间不匹配的性能差距。设计的面向大数据应用的分布式缓存系统,在读写流程、I/O事件驱动并发模型及元数据模型等方面进行了合理设计与优化,并使用fio工具测试了顺序写、随机写、顺序读及随机读场景下的吞吐率与IOPS等性能指标,验证了该分布式缓存系统的高性能优势和应对高并发场景的扩展能力。     

Design of a single-ended energy efficient data-dependent-write-assist dynamic (DDWAD) SRAM cell for improved stability and reliability

A data-dependent write-assist dynamic (DDWAD) SRAM cell is proposed to reduce the power consumption and enhance the relaibility against process, voltage, temperature variation and aging effect under static stress. The cell has distinct read and write circuits with single bit line for respective operations which improve the read stability. In the cell, write operation is performed using separate write signal WS instead of wordline WL. The write signal WS is introduced to reduce the discharging actvity at the write bit line BL to reduce the dynamic power consumption. The latch property of the cell is disabled during write operation to flip the data faster at the storage nodes. The proposed design approach provides high immunity to the data-dependent bit line leakage and results in lower voltage drop on BL, lower leakage current and lower parasitic capacitance. The proposed cell consumes approximately 60.4 % lower write power and 52.8 % read power compared to the other cells. The storage node does not float during read operation and thus cell is not sensitive to any positive noise. The data in the cell can be maintained even if the power supply is reduced to 300 mV.     

Rabb et: Using Layout-Aware Backup for RAID Reconstruction

Once a disk of storage system is failed, RAID mechanism will reconstruct to keep the reliability. The reconstruction leads to a sharp deterioration in I/O performance of RAID, and the storage system cannot pro-vide high performance service for the applications. The Multi-TB disk capacity and high load of the application make the reconstruction last for a very long time. This paper proposes Rabbet, a method accelerating RAID re-construction using data of backup. Rabbet includes a new RAID reconstruction frame, a RAID layout-aware map-ping mechanism for backup, and a reconstruction algo-rithm. The result of experiments shows that, comparing to the classic DOR methods Rabbet shortens the RAID5 reconstruction process to 13.9%–42.8% and decreases the average response time for applications during reconstruc-tion by 3.2%–14.6%. Rabbet also improves the reliability of storage systems.     

基于FPGA的高速SDRAM控制器的视频应用

为了满足视频处理中数据的高速读写,使用FPGA定制了一种SDRAM控制器,此控制器能够通过采用切换bank操作、自动预冲、集中刷新等组合操作实现任意突发长度的数据读写,满足了对连续视频数据的存储要求。