m序列在双正交码扩频系统中的应用

m序列具有优良的伪随机特性,被广泛应用于双正交码扩频系统。文章介绍了扩频码字为m序列的双正交 码扩频调制原理、解扩译码算法,并基于m序列与Walsh序列的位置换关系,提出了一种通过快速Hadamard变换(FHT)实现m 序列相关分析的方法。     

实现Reed-Solomon码译码的新电路--在普通基上用"比特串行乘法电路"实现RS码译码

本文推出了在域GF(2m)上用于RS码译码的两种新电路:普通基"比特串行序列乘法电路"和"比特串行乘法累加电路",基本上以m个与门代替了两个任意元素相乘的复杂乘法器,使译码电路大大简化.作为一个应用实例,详细阐明了用它们构造的RS码纠删/纠错译码各步电路.这两种新电路对性能优良的RS码的使用和推广具有实用价值.     

DVB—S简介（六）

3.3.5 卷积码的Viterbi译码 如前所述,对于离散无记忆对称信道,L比特的二元码符序列的最大似然译码.就是将2~L个可能发送的码序列与接收的序列逐一比较,选取汉明距离最小的一个(或者说对数似然函数最大的码符)序列作为译码序列输出。显然译码器的计算量随着L     

系统极化码的翻转序列校验辅助罗列连续消除译码算法

系统极化码具有比非系统极化码更好的误码性能,但目前尚无明确的系统译码算法,因此通常采用非系统译码与再编码级联的方式实现系统极化码的译码,但这会带来极大的译码时延。针对这个问题,本文提出了一种基于翻转序列校验罗列连续消除算法的系统译码方案。该方案具有路径自适应的特性,利用回溯更新过程消除了再编码过程,且通过更新校验交替策略极大降低了资源占用。研究表明,与基于AD-SCL的级联译码方案相比,改进方案能降低50%的资源占用与译码延时,且其误码性能稍有提高。      

Turbo码随机交织器的设计与实现

Turbo码中交织器性能的优劣将直接影响到Turbo码的译码性能.在分析交织器的设计准则和类型的基础上,利用m序列的遍历性,设计了一种基于m序列的随机交织器,并给出了基于FPGA的硬件实现方案.仿真结果表明,该随机交织器在实现输入数据随机分布方面性能优异,并降低了Turbo码的译码延迟.     

一种低复杂度Turbo乘积码自适应Chase译码算法

针对Turbo乘积码(Turbo Product Codes, TPCs)中的译码问题,该文提出一种全新的低复杂度TPC自适应Chase迭代译码算法。与已有的报道不同,在译码过程中,新算法首先统计TPC码块内每一行(列)产生的代数译码后的备选序列与接收序列的相同最小欧氏距离的个数,然后根据统计结果,按照算法步骤调整译码所需的不可靠位数值。通过Monte Carlo仿真可验证,当TPC行列编码采用相同的扩展汉明码,且编码效率为0.879时,该算法与Pyndiah采用固定不可靠位数值迭代译码算法相比,在误码率BER为10-4处仅损失约0.08 dB的性能,但是译码平均复杂度降低可达到约40.4%。     

两类高信息率卷积码

本文提出了自由距离分别为3和4,信息率为(2~n-1)/2~n的两类卷积码及其编译码方案。在相同信息率和启由距离的条件下,这两类码的状态数已达到最小。用文中的译码方法,其译码复杂度比标准Viterbi算法简单,译码复杂度之比为O(2~(-v) 2~(n 1-2n)),2'是状态数(v=n或n 1分别对应于自由距离3或4的码)。     

非系统RS(31,19)编译码算法研究与FPGA实现

针对战术数据链系统低时延数据传输需求,提出一种适用于数据链系统的信道编码方案—非系统缩短码RS(31,19)。本文从MS多项式的观点讨论了非系统RS码的编码和译码算法,并对缩短RS码的编译码算法进行了研究。最后在FPGAEP3SE110上采用了一种改进的BM算法,成功实现RS(31,19)编译码复杂算法,有效提高了译码速度,简化了数据链系统硬件设计。     

基于SISO的LDPC码盲译码算法研究

针对传统BP译码算法需要初始条件的缺点,本文提出了一种基于软输入软输出(SISO)的LDPC码盲译码算法,所提算法采用类似BP迭代译码算法步骤,通过对距离信息进行迭代处理,实现无需接收信号的信噪比和信道状态即可译码;同时,还将所提盲译码算法推广到多进制LDPC码的译码应用中。本文所提盲译码算法在初始状态难以确定以及接收信号信噪比难以估计的通信信道中具有重要价值。仿真结果表明,所提算法不论是在AWGN信道还是在瑞利衰落信道上都能取得优良的性能,不论是与标准BP译码算法还是与分层BP译码算法相比,在性能相近的情况下,计算复杂度都有所降低。     

迭代译码的级联Reed-Solomon乘积码与卷积码

该文提出用Reed Solomon(RS)乘积码作为外码,卷积码作为内码的级联码方案并且内外码间用Congruential向量生成的交织图案对RS码符号进行重排列。对此级联码采用的迭代译码基于成员码的软译码算法。当迭代次数达到最大后,通过计算RS码的校正子,提出一种纠正残余错误的方法,进一步提高了系统的误比特性能。仿真结果表明,在AWGN信道中与迭代译码的级联RS/卷积码相比,当误比特率为1e-5时,新系统的编码增益大约有0.4 dB。     

一种非规则卷积低密度校验码的构造和短环去除方法

该文研究了使用为分组低密度校验(Low-Density Parity-Check,LDPC)码优化的度序列分布来构造卷积低密度(Low-Density Convolutional,LDC)码的方法,详细讨论了LDC码的编码、译码和短环的消除算法,实验结果说明用为分组LDPC码优化的非规则度序列分布所构造的LDC码,其性能要优于目前文献上提出的规则(homogeneous)LDC码。     

非二进制Turbo级联码的性能分析

该文在分析了非二进制Turbo码的译码算法的基础上,提出了非二进制Turbo码和具有良好纠突发错误的RS码级联的非二进制Turbo级联码系统模型。该系统采用缩短的RS码(204, 188)作为外码,非二进制Turbo码作为内码的串行级联方式,内码和外码之间用深度为12的交织器隔开,译码时, 非二进制Turbo码分别采用Symbol-by-Symbol Log-MAP和SOVA算法。仿真结果显示,与二进制Turbo级联码系统相比,该系统具有误码率低,延时时间短,频带利用率高等优点。     

一种提高LDPC译码层内并行度的方法

普通准循环低密度校验码(QC-LDPC)按照SHIFT结构特性分层时,层内并行度难以提高。提出了一种非均匀抽取分层方法,可在保证层内行(列)重至多为1的前提下,提高层内并行度,并设计了相应的寻址结构和流水结构,进而提高吞吐率。对于实际应用中的2种标准码型——空间数据系统咨询委员会(CCSDS)深空通信(5 632,4 096)码和中国地面数字电视传输(DTMB)标准(7 493,6 096)码,层内并行度对比均匀抽取分别提升41.3%和32.2%。对深空通信码的综合结果表明,对比采用均匀抽取的译码器,使用双相消息传递译码算法时,可在相同资源利用率的情况下提高吞吐率41.3%;使用按列分层译码算法时,译码系统最大吞吐率可提升28.2%。     

多进制（Q-ary）LDPC码的编译码原理

多进制(Q-ary)LDPC码是将二进制LDPC码一般化到有限域GF(q),其校验矩阵元素不再是(0,1),而是集合(0,1,…,q-1),其译码仍然采用高效的信度传递迭代译码算法.本文主要阐述了多进制LDPC码的编译码原理,并介绍了一种可简化译码的傅立叶变换译码算法.通过将多进制LDPC码的性能与二进制LDPC码和RS码的性能进行比较,可以看出多进制LDPC码在磁存储系统、下一代ADSL系统以及深空通信方面将是取代RS码的强有力的候选,有极其重要的应用价值.     

类卷积译码的容错解扰算法

针对自同步扰码系统的联合信源信道译码问题,本文将自同步扰码看作一种特殊的卷积编码,提出了类似卷积译码的软输入软输出(SISO)自同步去扰算法。该算法利用信源冗余更新扰码序列的外信息,在信道译码时作为先验信息进行译码,实现了自同步去扰与信道译码之间的软信息交互,充分利用了信源冗余信息,使得接收系统的性能得到了有效提升。仿真结果表明,在TPC编码条件下,当信源冗余度为70%时,联合信源信道译码的性能增益约为4.1dB。相比于单一纠错编码系统,当通信系统中存在自同步扰码时,联合信源信道译码具有更大的性能增益。      

BCH-Turbo编码的设计与仿真实现

本文针对Turbo码在低信噪比下迭代次数多、译码时延长问题,在分析了Turbo码的编译码原理和算法基础上,提出一种可以有效降低平均迭代次数、减少译码时延的基于BCH迭代停止准则的Turbo码迭代译码的设计方案。本方案采用BCH码作为Turbo迭代译码的停止准则。并对每一个分量译码器结果都进行判断。可提前停止迭代。通过Monte Carlo仿真表明在AWGN信道下,误码率有所降低。Turbo码译码的平均迭代次数与交叉熵准则相比有明显下降。本文还分析了BCH码编码效率和分组长度的选择对系统性能的影响。     

光纤通信中序列估计与纠错译码的级联的研究

使用误码率仿真的方法,比较了基于Viterbi算法(VA)的最大似然序列估计(MLSE)电色散补偿技术和低密度奇偶校验(LDPC)纠错译码技术的VA+BF译码、VA+BP译码简单级联和VA+BP译码置信级联3种级联方法。仿真结果表明,本文提出的置信级联能够有效地判断出VA给出的序列估计值是否可信,并在此基础上进行LDPC译码需要的对数似然比(LLR)信息的初始化。与简单级联方式相比,置信级联的方法能够获得更好的LDPC软译码性能,而且随着光纤传输距离的增加和码间串扰(ISI)效应的恶化,置信级联比简单级联具有更高的性能增益。     

BCH-Turbo码的设计与仿真实现

本文针对Turbo码在低信噪比下迭代次数多、译码时延长问题,在分析了Turbo码的编译码原理和算法基础上,提出一种可以有效降低平均迭代次数、减少译码时延的基于BCH迭代停止准则的Turbo码迭代译码的设计方案.本方案采用BCH码作为Turbo迭代译码的停止准则,并对每一个分量译码器结果都进行判断,可提前停止迭代.通过Monte Carlo仿真表明在AWGN信道下,误码率有所降低,Turbo码译码的平均迭代次数与交叉熵准则相比有明显下降.本文还分析了BCH码编码效率和分组长度的选择对系统性能的影响.     

改进查找表译码算法在TPC中的应用研究

TPC(Turbo乘积码)是一种串行级联分组码,它采用简单的行列交织结构,不仅易于硬件实现,而且具有优异的纠错性能。为进一步降低TPC的译码延时,在研究TPC编译码原理的基础上,将改进查找表译码算法引入Chase算法,用于对测试序列的代数译码。以(31,21)BCH码作为TPC子码,仿真分析了TPC的译码性能,对测试序列分别采用传统的查找表算法和快速查找表算法后的TPC译码延时进行了比较。结果表明:相对传统的查找表译码算法,测试序列的代数译码采用新算法,可有效降低TPC的译码延时。     

极化码序列连续删除译码算法的改进设计

极化码连续删除译码算法性能和传统的LDPC码存在一定差距。序列连续删除算法(SCL)的提出极大地改善译码性能,是极化码推向实际应用中的重要一步。但是该算法复杂度较高,延迟大。改进的序列连续删除(SCL)译码算法是基于改善极化码码长受限的情况,文中描述SCL算法是通过码树上的搜索序列路径来表示译码过程。改进的算法通过减少译码算法在码树上的序列路径来降低时间和空间复杂度。通过仿真表明,改进的算法有效地降低了译码的复杂度同时在性能上也接近最大似然(ML)译码算法。