基于SoC FPGA的文字分割系统设计

针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法,实现了CMOS传感器的图像采集、SDRAM存储、双口RAM数据通信和VGA显示输出。同时,基于ARM的硬核处理系统(HPS)控制双口RAM读写图像数据,在HPS中实现图像的预处理和分水岭算法。实验结果表明:本系统具有较准确的文字分割效果,一幅图像实时文字分割的平均速度为0.87s,比基于PC机的matlab环境和NIOS Ⅱ的SOPC系统上实现速度分别提高了0.84倍和4.52倍。本系统具有设计灵活,速度快、可移植性强的优点,对实时图像采集与处理系统的研究提供参考意义。     

基于CPLD和DIMM-PC微处理器模块的图像采集处理系统设计

针对CCD组件输出图像数据流的特点，提出了一种基于CPLD芯片、DIMM—PC微处理器模块、双口RAM存储器等相关控制电路构成的图像采集处理系统．阐述了图像采集系统的工作原理，以及CPLD芯片、双口RAM存储器的具体操作方式．介绍了运用浮动阈值算法进行图像相关，进而从背景图像中识别出小目标的软件算法．     

基于RAM-MS320C6x的高速套牌车检测识别系统设计

针对高速路上套牌车的检测准确性不高的问题,设计并实现了一种基于RAM-MS320C6x的视觉高速路上套牌车检测识别系统。系统采用以高性能、高集成度、低功耗系列的FPGA为核心的图像采集模块对高速套牌车图像进行采集及预处理操作,将经FPGA预处理后的高速套牌车图像数据传输至双口RAM中,数字信号处理器TMS320C6x接收到从双口RAM传递的信息后对高速套牌车图像数据进行数据库比对等处理并进行智能识别,实现高速套牌车的快速准确检测和识别。软件设计过程中,对基于RAM-MS320C6x的高速套牌车检测识别系统进行了详细分析,并给出了高速套牌车检测识别的程序代码实现,仿真实验结果表明所设计系统具有很强的准确性和实用性。     

双口RAM在大屏幕LED显示系统中的应用开发

双口RAM与常规RAM的最大区别是双口RAM具有两套独立的地址、数据和控制线,允许两个独立的CPU或控制器同时异步地访问存储单元,双口RAM由片内的仲裁逻辑来确定哪一侧的CPU可以访问内部RAM单元.IDT7132是2kB的标准双口RAM.文中重点介绍采用以自顶向下方法设计的基于CLD(复杂可编程逻辑器件)的大屏幕LED(发光二极管)显示系统中双口RAM的应用,并给出了系统设计方法及相关硬件电路.本设计中IDT7132双口RAM用来连接单片机信号处理模块和CPLD扫描模块.     

双口RAM在CAN与PROFIBUS-DP网关中的应用研究

介绍了双口RAM IDT7130的内部结构和工作原理,提出了一种以ARM7为平台,利用两个LPC2138微控制器和双口RAM设计CAN与PROFIBUS-DP网关的方案,介绍了利用双口RAM实现双CPU之间的通信的实用、高效的方法。这种设计方案对其他现场总线之间的网关设计具有重要的借鉴意义。     

双口 RAM 在 DSP 处理系统中的应用

本文详细讨论了双口RAM器件在DSP处理系统中的应用，给出了双口RAM器件与不同字长总线系统的通用接口，以及双口RAM器件独特的分区工作方式。     

双口RAM芯片IDT7132在LonWorks智能节点中的应用

在介绍了双口RAM芯片IDT7132的基础上，给出了双口RAM在LonWorks智能节点中的应用方法。使用双口RAM不仅可以通过对双口RAM提供的特殊单元进行读写来产生中断．从而实现交换信息的同步，而且可以有效地解决神经元芯片和ARM芯片双向数据信息交换系统中的速度匹配问题。     

双口RAM在雷达数据处理中的应用

给出双口RAM的结构．介绍双口RAM的忙逻辑，并主要介绍了在雷达终端的数据处理过程中两个CPU通过双口RAM进行数据的储存、交换和共享的设计原理和方法。     

非致冷红外热像仪信号处理系统的设计与研究

基于红外图像处理系统实时,大容量的特点,设计了一种基于FPGA＆ARM的非致冷红外热像仪模块化硬件平台,并在FPGA硬件上实现了用于红外图像非均匀性校正的软件算法,同时通过用FPGA的门阵列资源在内部配置FIFO和双口RAM,解决了采集模块、处理模块与控制模块的实时通信问题.实际应用证明,该系统稳定,集成度较高,通用性很强.     

双口RAM在消防监测系统中的应用

利用双口RAM实现S3C2410与ATmega64之间的数据采集和传输通信;介绍了双口RAM IDT70V26的特征及在嵌入式系统应用中的体系结构,并重点介绍了双口RAM在Linux操作系统下的驱动程序设计的步骤及中断处理等知识。     

DSP图像处理系统与PC机高速通信电路设计

基于双口RAM,配合高速单片机、电平转换驱动器以及PCI数据采集卡,设计了一种能够实现DSP图像处理系统与上位PC机之间高速通信的应用电路。介绍了系统组成、接口电路的软硬件实现,以及高速PCI数据采集卡的使用。该电路已应用于某图像处理平台以及相应的测试设备中,通信效果良好。     

DSP EMIF与FPGA双口RAM高速通信实现

现代电子技术的快速发展使得大量的数据需要处理与传输,为解决该问题,通过TMS320C6455的EMIF接口实现了DSP与FPGA之间的数据双向快速通信。FPGA通过EMIF接口将内部RAM中的数据传输给DSP进行处理,DSP将处理后的数据结果再通过EMIF接口传送到FPGA的片内接收模块双口RAM并进行存储。EMIF通道实现了对数据的传输,双口RAM完成了对数据的接收。实验结果表明,该设计方案能够实现数据的双向快速正确传输。     

基于NIOSⅡ的视频叠加电路设计与实现

介绍基于NIOSⅡ嵌入式视频叠加电路的设计与实现。嵌入式NIOSⅡCPU控制电路接收矢量视频信号及标准PAL制视频信号,使其相叠加后存储于双端口RAM．上位机通过PXI总线接口将双端口RAM中数字视频信号采集至内存,并通过软件将叠加后的视频信息回放。实验证明,该电路能有效完成视频叠加,并成功应用于某测试系统。     

基于CPLD和DSP的高速图像采集技术研究

介绍了一种基于复杂可编程逻辑器件(CPLD)和数字信号处理器(DSP)的图像采集系统.系统采用增强型视频输入处理芯片SAA7111A完成视频信号的A/D转换,大大减小了电路的复杂度;利用CPLD,采用全硬件方式实现了两组图像存储器的轮换存储;并利用CPLD极大的灵活性,巧妙地使两组存储器作为DSP与SAA7111A之间的共享内存,摆脱了传统双口RAM数据传输占用大量系统资源的瓶颈,实现了实时高速图像采集的设计目的.     

基于PCI通信的石英晶片自动分选系统设计

为了实现PC机与ARM控制单元之间的高速数据传输,设计了基于CH365的PCI通信接口卡。其中,选用双口RAM作为数据缓存,提高数据传输速率;使用CPLD芯片完成双口RAM和CH365局部总线接口之间的连接。经验证,采用本方法设计的PCI通信卡在实时性、可靠性、传输速度和电路图设计方面都有很大的优势,具有较好的应用前景。     

一种基于FPGA节省资源实现FIR滤波器的设计方法

有限长脉冲响应（FIR）滤波器的结构决定了用现场可编程门阵列（FPGA）设计非常消耗触发器资源或存储器资源。以n阶滤波器为例,提出一种节省触发器和双口RAM的读写操作方法。通信系统应用仿真表明,与常规FIR滤波相比较,本文方法不仅滤波效果良好,而且大量减少乘法器和加法器数量,有效节省触发器和双口RAM。滤波器阶数越高,越节省资源。     

基于FPGA的双口RAM与PCI9052接口设计

为了解决PCI9052和双口RAM之间读写时序不匹配的问题,本设计采用可编程器件来实现它们之间的接口电路。此电路可以使系统更加紧凑。核心逻辑部分采用有限状态机实现,使控制逻辑直观简单,提高了设计效率。通过仿真工具ModelSim Se对该接口电路进行了验证,得出的仿真波形符合要求。     

基于EMIF接口的图像处理系统设计

设计一种以DSP为核心,FPGA协助数据采集、传输的图像处理平台。DSP运行复杂图像处理算法,通过EMIF接口和FPGA进行高速数据传输。FPGA对EMIF接口进行扩展,将图像传感器、SDRAM存储器、USB接口等统一到EMIF接口,提高系统的集成度和灵活性,实现DSP与FPGA、外设之间数据准确、高效、可靠的传输。实验表明,该系统满足实时性设计需求,易于扩展和升级,具备较强的通用性。     

基于FPGA和DSP的高速图像处理系统

为了提高图像处理系统的高性能和低功耗,提出了一种基于FPGA和DSP协同作业的高速图像处理嵌入式系统,其中DSP为主处理器,负责图像处理,而FPGA为协处理器,负责系统的所有数字逻辑。整个系统中FPGA和DSP的工作之间形成流水,同时借助于单片双口RAM(CY7C025AV-15AI)完成两者的通信,比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其他的算法于该系统上实现。