140 GHz二倍频器的研制

太赫兹通信中本振链输出功率无法满足实际需求,因此提出一种基于肖特基变容二极管的宽带、高效率140 GHz 二倍频器设计方案。该倍频器结构基于波导腔体石英基片微带电路的混合集成方式实现。采用三维有限元与非线性谐波平衡联合仿真方法,实现了倍频器的最优化设计。根据仿真结果,完成了140 GHz二倍频器的加工、制作与测试工作。实测结果表明,在20 dBm的驱动功率下,倍频器的输出功率最高达6.6 mW,倍频效率7.15%;输入功率23 dBm对应的最大输出功率可达11.2 mW。该器件的成功研制使得实现太赫兹通信中的本振链成为可能。     

140GHz二倍频器的研制

太赫兹通信中本振链输出功率无法满足实际需求,因此提出一种基于肖特基变容二极管的宽带、高效率140 GHz二倍频器设计方案。该倍频器结构基于波导腔体石英基片微带电路的混合集成方式实现。采用三维有限元与非线性谐波平衡联合仿真方法,实现了倍频器的最优化设计。根据仿真结果,完成了140 GHz二倍频器的加工、制作与测试工作。实测结果表明,在20 dBm的驱动功率下,倍频器的输出功率最高达6.6 mW,倍频效率7.15%;输入功率23 dBm对应的最大输出功率可达11.2 mW。该器件的成功研制使得实现太赫兹通信中的本振链成为可能。     

0.2 THz二倍频器研究

基于六阳极结反向串联型GaAs平面肖特基二极管,设计并实现了0.2 THz大功率二倍频器。肖特基二极管倒装焊接在50m石英电路上。采用电磁场和电路联合设计仿真获得了二倍频器的倍频效率。当入射功率在100 mW时,输出频率在190~225 GHz带内效率大于5%。在小功率（Pin100 mW）和大功率（Pin300 mW）注入条件下,测试了倍频电路的输出功率和倍频效率。在100 mW驱动功率下采用自偏压测试,最大输出功率为14.5 mW@193 GHz,对应倍频效率为14%;在300 mW驱动功率下采用自偏压测试,在188~195 GHz,输出功率大于10 mW,最大输出功率为35 mW@192.8 GHz,对应倍频效率为11%。     

220GHz 平衡式二倍频器设计

本文介绍一种基于平面肖特基势垒二极管的220GHz 平衡式二倍频器设计。通过输入、输出信号的电磁场模式 变化实现平衡结构,并控制偏置电压和输入功率使二极管工作于变容模式。采用HFSS 和ADS 联合仿真获得最佳二极管 嵌入电路,输入功率为50mW 时得到最佳变频效率为21%,在212GHz 至235GHz 范围内变频损耗优于8dB。     

基于平面肖特基二极管的220 GHz二倍频器

介绍了一个基于平面肖特基二极管的220 GHz倍频器。该倍频器工作在室温下,结构简单。为了实现倍频,将一个具有4个反向串联肖特基结的变容二极管安置在石英基片上,直流偏置通过一个石英微带构成的低通滤波器加到二极管上。所有的石英电路基片都用导电胶粘接在波导腔体上,波导腔体是E面剖分的,表面镀金。220 GHz倍频器的测试结果表明,在选择合适的偏置电阻时,该倍频器具有15 mW的输出功率和5%的效率。在213~230 GHz频段,二倍频器的输出功率均在10 mW以上,且带内的功率波动非常小。     

高效170 GHz平衡式肖特基二极管倍频器

太赫兹源的输出功率是限制太赫兹技术远距离应用的重要参数。为了实现高效的太赫兹倍频器,基于高频特性下肖特基二极管的有源区电气模型建模方法,利用指标参数不同的两种肖特基二极管,研制出了两种170 GHz平衡式倍频器。所采用的肖特基二极管有源结区模型完善地考虑了二极管IV特性,载流子饱和速率限制,直流串联电阻以及趋肤效应等特性。通过对两种倍频器仿真结果进行对比,完备地分析了二极管主要指标参数对倍频器性能的影响。最后测试结果显示两种平衡式170 GHz倍频器在155~178 GHz工作带宽内的最高倍频效率分别大于11%和24%,最高输出功率分别大于15 mW和25 mW。从仿真和测试结果表示,采用的肖特基二极管建模方法和平衡式倍频器结构适用于研制高效的太赫兹倍频器。     

0.14 THz倍频器的设计与仿真

固态倍频器是毫米波及亚毫米波频段超外差接收机中的关键器件,其研制对太赫兹通信具有重要意义。介绍了一种基于肖特基变容二极管的宽带、高效率0.14 THz二倍频器的拓扑结构和仿真设计。该倍频器基于波导腔体石英基片微带电路形式,通过引线互联分别实现肖特基二极管接地和施加外部直流偏置,倍频器各部分采用了宽带电磁耦合结构设计。在开展了二极管建模及阻抗特性分析的基础上,采用三维有限元与非线性谐波平衡联合仿真方法,实现了倍频器的最优化设计。仿真结果表明,当输入频率为65 GHz~75 GHz,驱动功率为20 dBm时,倍频器的输出功率最高达10.1 dBm,倍频效率达10.8%。     

GaAs/AlN异构集成太赫兹倍频器芯片

针对太赫兹GaAs肖特基二极管倍频器芯片散热能力差导致输出功率低的问题,开展了GaAs/AlN异构集成太赫兹倍频器芯片研究。通过稳态热仿真发现,将肖特基二极管芯片衬底由GaAs替换为热导率更高的AlN可以降低结温。对芯片衬底替换工艺开展了研究,获得了GaAs/AlN异构集成太赫兹二极管。分别对基于GaAs衬底二极管和基于GaAs/AlN异构集成二极管的162 GHz倍频器开展功率性能测试对比。测试结果表明:装配GaAs衬底二极管的倍频器输入功率为200 mW时,输出功率最高为43.6 mW;而装配GaAs/AlN异构集成二极管的倍频器输入功率提高到316 mW,输出功率为72.4 mW。肖特基二极管由GaAs衬底替换为AlN衬底后耐受功率(输入功率)提高了约58%,倍频效率由21.8%提升至22.9%,输出功率也相应提升,验证了相比GaAs衬底肖特基二极管,GaAs/AlN异构集成太赫兹二极管的散热性能及耐受功率具有明显的优越性。     

基于平面GaAs肖特基二极管的220 GHz倍频器

设计和制造了一种高效高功率的220 GHz倍频器,倍频器的有源器件是一只反向串联二极管芯片,它是由四个平面GaAs肖特基二极管通过线性阵列方式集成到一块芯片上。使用ADS和HFSS软件相结合的方法对220GHz倍频器的进行了仿真优化,首先利用HFSS三维电磁仿真准确建立二极管和波导的结构模型,再利用ADS线性和非线性谐波电路仿真来优化倍频电路的性能。在210~230 GHz的频带范围内,220 GHz倍频器在20 mW固定功率输入条件下测试,功率输出大于0.5 mW;在100 mW固定功率注入时,整个20 GHz频带范围内功率输出大于2.1 mW,在214 GHz处输出峰值功率5 mW,效率为5%。反向串联二极管单片上的二极管采用的是并联布局放置方式,这种方式将二极管产生的热量从二极管直接传导到波导腔体的金属导体壁上,利于散热。220 GHz倍频器的研制成功,证明了国产平面封装GaAs肖特基二极管的毫米波频段的应用能力,其研制方法对将来更高频率的电路设计具有借鉴意义。     

W 波段高效率二倍频器研究

本文介绍了基于砷化镓肖特基二极管的W波段高效率二倍频器。倍频器的结构紧凑,输入和输出均采用鳍线过渡。当输入功率为100mW 时,倍频器在91.8GHz 输出最大功率3.3mW。83GHz 到98GHz 的频率范围内,倍频器的倍频效率均大于2%。二倍频器可以把U 波段信号源拓展到W波段。     

0.2THz宽带非平衡式倍频电路研究

基于四阳极结反向串联型GaAs平面肖特基二极管,设计并实现了0.2 THz宽带非平衡式二次倍频电路。肖特基二极管倒装焊接在75 m石英电路上。在小功率和大功率注入条件下,测试了倍频电路的输出功率和倍频效率。输入功率在10~15 mW时,通过加载正向偏置电压,在210~224 GHz,倍频效率大于3%,在212 GHz处有最高点倍频效率为7.8%。输入功率在48~88 mW时,在自偏压条件下,210~224 GHz带内倍频效率大于3.6%,在214 GHz处测得最大倍频效率为5.7%。固定输出频率为212 GHz,在132 mW功率注入时,自偏压输出功率最大为5.7 mW,加载反向偏置电压为-0.8 V时,输出功率为7.5 mW。     

340 GHz GaN大功率固态倍频链

随着太赫兹技术的应用和发展,对大功率太赫兹固态源的需求愈加迫切。文中基于GaN肖特基二极管(SBD)工艺设计并制造了具有高功率输出的170 GHz和340 GHz太赫兹倍频器,实现了340 GHz大功率太赫兹固态倍频链。采用多管芯GaN SBD提高器件功率承载能力,综合开展电路优化设计提升倍频性能,通过仿真研究和实验测试,验证了倍频器设计的有效性和先进性。170 GHz倍频器的实测峰值输出功率达到580 mW,倍频效率为14.5%。340 GHz倍频器的实测峰值输出功率为66 mW,倍频效率为12.5%。该太赫兹固态倍频链性能优良,在太赫兹系统中具有重要的应用价值。     

A High Power 320-356GHz Frequency Multipliers with Schottky Diodes

A 320-356GHz fixed-tuned frequency doubler is realized with discrete Schottky diodes mounted on 50μm thick quartz substrate.Influence of circuit channel width and thermal dissipation of the diode junctions are discussed for high multiplying effficiency.The doubler circuit is flip-chip mounted on gold electroplated oxygenfree copper film for grounding of RF and DC signals,and better thermal transportation.The whole multiplying circuit is optimized and established in Computer simulation technology (CST) suite.The highest measured multiplying efficiency is 8.0％ and its output power is 5.4mW at 328GHz.The measured typical output power is 4.0mW in 320-356GHz.     

基于平面肖特基二极管的平衡式亚毫米波倍频器芯片

基于标准的平面肖特基二极管单片工艺设计了一款平衡式亚毫米波倍频单片集成电路。依据二极管实际结构进行电磁建模,提取了器件寄生参数,并与实测的器件本征参数相结合获得了二极管非线性模型;依据该模型,采用平衡式拓扑结构以实现良好的基波抑制,设计了三线耦合巴伦电桥,并与肖特基二极管集成在同一芯片上,实现了单片集成,提高了设计准确度。芯片在片测试结果表明,在输入功率17 dBm 下,输入频率75~105 GHz范围内,倍频器芯片峰值输出功率达到2.67 dBm。芯片整体尺寸为0.80 mm×0.50 mm。     

High Efficiency and Wideband 300 GHz Frequency Doubler Based on Six Schottky Diodes

A high efficiency and wideband 300 GHz frequency doubler based on six Schottky diodes is presented in this paper. This balanced doubler features a compact and robust circuit on a 5-μm-thick, 0.36-mm-wide, and 1-mm-long GaAs membrane, fabricated by LERMA-C2N Schottky process. The conversion efficiency is mainly better than 16% across the wide bandwidth of 266–336 GHz (3 dB fractional bandwidth of 24%) when pumping with 20–60 mW input power (P _in) at the room temperature. A peak output power of 14.75 mW at 332 GHz with a 61.18 mW P _in, an excellent peak efficiency of 30.5% at 314 GHz with 43.86 mW P _in and several frequency points with outstanding efficiency of higher than 25% are delivered. This doubler served as the second stage of the 600 GHz frequency multiplier chain is designed, fabricated, and measured. The performance of this 300 GHz doubler is highlighted comparing to the state-of-art terahertz frequency doublers.     

基于肖特基势垒二极管的太赫兹固态倍频源和检测器研制

本文基于GaAs肖特基势垒二极管以及混合集成电路工艺,对太赫兹固态倍频和检测技术开展了研究.文章结合肖特基势垒二极管物理结构,采用电磁场仿真软件和电路仿真软件相结合的综合分析方法,对各模块电路进行优化设计,研制出了高倍频效率的倍频源和高灵敏度的检测器(检波器和谐波混频器).0.15THz检波器测得最高检波电压灵敏度1600mV/mW,在0.11~0.17THz灵敏度典型值为600mV/mW,切线灵敏度优于-29dBm.0.15THz二倍频器测得最高倍频效率7.5%,在0.1474~0.152THz效率典型值为6.0%.0.18THz二倍频器测得最高倍频效率14.8%,在0.15~0.2THz效率典型值为8.0%.0.15THz谐波混频器测得最低变频损耗10.7dB,在0.135~0.165THz变频损耗典型值为12.5dB.0.18THz谐波混频器测得最低变频损耗5.8dB,在0.165~0.2THz变频损耗典型值为13.5dB,在0.21~0.24THz变频损耗典型值为11.5dB.     

A broadband 800 GHz Schottky balanced doubler

A broadband planar Schottky balanced doubler at 800 GHz has been designed and built. The design utilizes two Schottky diodes in a balanced configuration on a 12 μm thick gallium arsenide (GaAs) substrate as a supporting frame. This broadband doubler (designed for 735 GHz to 850 GHz) uses a split waveguide block and has a relatively simple, fast, and robust assembly procedure. The doubler achieved ≈10% efficiency at 765 GHz, giving 1.1 mW of peak output power when pumped with about 9 mW of input power at room temperature     

基于石英基片的W波段高输出功率肖特基二极管倍频器

W-band quartz based high output power fix-tuned doublers are analyzed and designed with planar Schot- tky diodes. Full-wave analysis is carried out to find diode embedding impedances with a lumped port to model the nonlinear junction. Passive networks of the circuit, such as the low pass filter, the E-plane waveguide to strip transitions, input and output matching networks, and passive diode parts are analyzed by using electromagnetic simulators, and the different parts are then combined and optimized together. The exported S-parameters of the doubler circuit are used for multiply efficiency analysis. The highest measured output power is 29.5 mW at 80 GHz and higher than 15 mW in 76-94 GHz. The highest measured efficiency is 11.5% at 92.5 GHz, and the typical value is 6.0% in 70-100 GHz.     

0.22 THz宽带混频电路研究

基于中国电子科技集团公司第十三研究所的反向并联肖特基二极管,采用电磁场和电路软件联合仿真,完成了0.22 THz分谐波混频电路设计。在固定中频输出频率10 MHz的条件下测试了混频电路的变频损耗,在175~235 GHz共60 GHz带宽内双边带变频损耗小于15 dB,在196 GHz处最佳变频损耗为8.5 dB。测试结果与仿真结果趋势吻合良好。基于冷热负载,测试了分谐波混频电路的噪声温度,当本振功率为5.7 mW时,在216 GHz处双边带噪声温度为1 200 K。