电流型多值CMOS电路的化简

本文提出了电流型多值ＣＭＯＳ电路的化简方法，该方法在关键在于寻找适合于电流型多值ＣＭＯＳ电路实现的覆盖，设计实例表明，本文提出的设计优于Ｇ．Ｗ．Ｄｕｅｃｋ等人（１９８７）的设计。     

电流型多值CMOS电路的化简

本文提出了电流型多值CMOS电路的化简方法,该方法的关键在于寻找适合于电流型多值CMOS电路实现的覆盖。设计实例表明,本文提出的设计优于G。W。Dueck等人(1987)的设计。     

基于传输开关理论的电流型多值CMOS电路设计

本文以开关信号理论为指导，对电流型CMOS电路中开关变量和信号变量的相互作用进行了分析，并引入了适用于CMOS电路的电流开关理论。基于电流传输开关理论，对几类重要的三值CMOS电路进行了设计，结果表明，应用该理论能获得简单的电路设计。从而进一步完善了开关级逻辑电路设计的研究。     

基于开关信号理论的电流型CMOS多值施密特电路设计

以开关信号理论为指导,建立了描述电流型CMOS多值施密特电路中阈值控制电路的电流传输开关运算.在此基础上,提出了新的电流型CMOS三值和四值施密特触发器设计.所设计的电路可提供多值电流和电压输出信号,回差电流的大小只需通过改变MOS管的尺寸比来调节.所提出的电路较之以往设计具有结构简单,回差值调整容易以及可在较低电压下工作等特点.采用TSMC 0.25 μ m CMOS工艺参数和1.5V电压的HSPICE模拟结果验证了所提出设计方案的有效性和电路所具有的理想回差特性.     

基于多值模相关性的电流型CMOS电路设计

本文根据模相关性的性质，指出多值模代数系统中模无关。方程组有唯一解，矩阵可逆，函数的规范展开，模运算的完备性之间互为等价关系，并指导了四值单变量查函数的电流型ＣＭＯＳ电路设计，它比传统的成本法优越。     

一种低压高频CMOS电流乘法器的设计

提出了一种新颖的高频四象限电流乘法器电路，该乘法器使用了工作在三极管区的互补MOS器件，并且采用了饱和区MOS管的平方律特性。该电路采用0．35pmCMOS工艺，使用HSpice软件仿真。仿真结果显示，该乘法器电路在±1.18V的电源电压下工作时，静态功耗为1．18mW，-3dB带宽可达到1．741GHz。与先前的电流乘法器电路相比，工作电压降低了，带宽提高了。     

电流补偿型CMOS四象限模拟乘法器

本文提出一种电流补偿型四象限模拟乘法器，该电路有两部分组成，第一部分是产生与输入电压Ｖｘ平方成正比的电流发生器。第二部分是迭式Ｇｉｌｂｅｒｔ单元。ＳＰＩＣＥ模拟结果表明在±５Ｖ电源下，两路输入信号在±３Ｖ范围内，其输出非线性小于０．９％。     

基于控阈技术的电流型CMOS多值ADC电路设计

本文利用传输电流开关理论对多值A／D转换器进行了理论分析，设计了基于数字电路设计理论中控阈技术的电流型CMOS多值A／D转换器电路，计算机模拟表明该电路设计具有正确的逻辑功能。利用该设计方法可避免模拟信号的复杂处理，显著地简化了电路结构，提高了A／D转换的信息密度。     

基于开关信号理论的三值电流型CMOS电路设计

本文应用开关信号理论对电流型CMOS电路中MOS传输开关管与电流信号之间的相互作用进行了分析,并提出了适用于电流型CMOS电路的传输电流开关理论。应用该理论设计的三值全加器等电路具有简单的电路结构和正确的逻辑功能,从而证明了该理论在指导电流型CMOS电路在开关级逻辑设计中的有效性。     

阈算术代数系统及多值电流型CMOS电路设计

该文根据电流信号易于实现算术运算的特点,定义了阈算术运算及非负运算,建立了一个适合于电流型电路设计的阈算术代数系统,并在阈算术代数系统中定义和图为阈算术函数的图形表示。在此基础上,通过三值电流型CMOS电路的设计实例,阐述了运用和图将逻辑函数转化为阈算术函数的电流型CMOS电路设计方法。采用TSMC 0.18m CMOS工艺参数的HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能。阈算术代数系统的提出及和图的运用为电流型电路设计提供了一种新的简单有效的方法。     

基于传输电流开关理论的电流型CMOS ADC电路设计

本文利用数字电路设计理论中的舆电流开关理论对Ａ／Ｄ转换器的转换过程进行了分析,提出了仅基于该理论的电流型ＣＭＯＳ Ａ／Ｄ转换器电路设计。与传统的Ａ／Ｄ转换器电路设计比较,它避免了复杂的模拟信号处理部分电路,显著地简化了电路结构。结果表明该电路设计具有正确的逻辑功能。     

对称三值电流型CMOS施密特电路

本文根据对称传输电流开关理论,设计了可具有多个输出的对称三值电流型CMOS施密特反相器。计算机模拟结果表明,它具有理想的施密特特性,并可根据需要调整回差。     

CMOS四象限乘法器的精确设计

本文提出了一种新型CMOS四象限乘法器,它基于MOSFET的电流-电压平方律模型,采用电压比例电路及四管单元乘法电路使乘法器能精确完成乘法运算。该乘法器的电路结构简单、精确度高及实现四象限相乘的特点,使之在CMOS通信集成电路,信号处理及运算电子系统中有广阔的应用前景。文中对电路的结构进行了详细分析和设计,并给出了HSPICE-Ⅱ模拟结果。     

基于并联开关的低电压低功耗电流型CMOS电路设计

该文提出了一种电流型CMOS电路的并联开关结构,使得电流型CMOS电路能在较低的电源电压下工作,因而可以实现电路的低功耗设计,同时在相同的电源电压下,采用并联开关结构的电路比相应的串联开关电路具有更快的速度,PSPICE模拟证明了采用并联开关结构设计的电路能在较低的电源电压下工作,并具有较小的电路延时。     

DESIGN OF SYMMETRIC TERNARY CURRENT-MODE CMOS CIRCUITS

By applying switch-signal theory, the theory of transmission current-switches based on symmetric ternary logic is proposed, this theory is suitable to design symmetric ternary current-mode CMOS circuits. The symmetric ternary current-mode CMOS circuits designed by using this theory not only have simpler circuit structures and correct logic functions, but also can process bidirectional signals.     

Low-voltage subthreshold CMOS current mode circuits: Design and applications

The world has migrated to portable applications ranging from smart phones to Lab on a Chip applications. However they come with a new set of challenges for analog IC designers. Low voltage operation, small area and low noise are the critical design criteria for portable devices. This paper presents a g_m/I_D based design methodology for low voltage current mode circuits using standard CMOS technology. A second generation current conveyor (CCII) and a current feedback operational amplifier (CFA) are designed using the discussed design procedure. Both circuits operate from a single 0.4 V supply. The CCII is used to implement an instrumentation amplifier. Multiple applications are implemented using the CFA. Post layout simulation using TSMC 90 nm and UMC 130 nm technology show that the presented design procedure is an attractive solution for low voltage CMOS current mode circuits.     

Very Low Voltage CMOS Current Multiplier with Floating DC Level Shifters

A compact, wide dynamic range, four-quadrant analog CMOS current multiplier is presented. The use of floating DC level shifters (floating batteries) made by resistors and current sources allows low supply voltages while maintaining at the same time a large input range and low harmonic distortion. Measurement results for an experimental prototype in a 0.8 m CMOS technology demonstrate on silicon the proposed technique.     

CMOS four terminal floating nullor design using a simple approach

In this study a simple approach for design of four terminal floating nullor (FTFN) is introduced and two new CMOS FTFN topologies are proposed using the approach from suitable CMOS negative current conveyor (CCII−) structures. The performance of the proposed circuits was tested by computer simulation program. The feasibility of the proposed circuits was shown on a current-mode band-pass filter example constructed using one of the proposed CMOS FTFN circuits. The simulation results are given to confirm the predicted theory.