2.5Gb/s CMOS低噪声有源电感反馈跨阻放大器

分析各种结构前置放大器性能的基础上,给出了一个应用于2.5 Gbit/s光纤通信系统的,基于CMOS工艺的共栅结构跨阻放大器。为了减小输入等效噪声电流和提高带宽,采用了有源反馈和有源电感代替传统结构中的电阻反馈。测试结果表明,该电路具有61.8 dB的跨阻增益,2.01 GHz的带宽,输入等效噪声电流为9.5 pA/Hz～(1/2),核心电路功耗仅为3.02 mW。     

适用于高阶∑△调制器的全差分运算放大器的设计

比较了增益自举式共源共栅、折叠式共源共栅和套筒式A／A类三种常用的运算放大器结构．提出了一种可用于各种高阶∑△调制器的全差分运算放大器。采用SIMC0．35μm标准CMOS工艺．完成了含共模反馈电路的全差分套筒式运算跨导放大器的设计。仿真结果表明放大器的直流增益为84．5dB,单位增益带宽为199MHz,相位裕度为51°,电路工作可靠,性能优良。     

下截止频率1.3～244Hz可调带通VGA设计

采用电压控制的伪电阻结构,设计了一款具有超低频下截止频率调节功能的带通可变增益放大器(VGA),由于该结构具有可调节超大的等效电阻和反馈电容使VGA的下截止频率可以调节.提出了一种改进的甲乙类运算跨导放大器(OTA)结构,采用新颖的浮动偏置设计,在满足高压摆率的条件下,有效提高共源共栅结构的电压输出范围.将伪电阻用于OTA的共模反馈,克服了阻性共模检测结构负载效应的问题.该VGA电路采用TSMC 0.18 μm标准工艺设计和流片,测试结果表明,1.2V电源电压下,其下截止频率调节范围为1.3～ 244 Hz,增益为49.2,44.2,39.2 dB,带宽为3.4,3.9,4.4 kHz,消耗电流为3.9 μA,共模抑制比达75.2 dB.     

一种高增益宽带共栅CMOS电流模跨阻放大器

文章提出了一种高增益宽带共栅CMOS电流模跨阻放大器，从理论上对电路进行了分析。采用0．5μm CMOS工艺进行HSPICE仿真，结果表明，该电路结构能达到57dBΩ跨阻增益，1．5GHz带宽，6．4pA／sqrt(Hz)等效输入总电流噪声；在输入电流为200pA时，其输出电压的动态摆幅达到220mV，功耗仅为76mW。     

人体介质通信双模输入宽频接收前端电路

面向人体介质通信领域,设计了一种基于0.18 μm CMOS工艺的接收模拟前端电路。采用有源电感零极点补偿技术,在保证电路噪声性能与增益的同时,有效拓展了电路线性带宽;通过在调整型共源共栅结构中引入高阻输入晶体管及负载管,使电路不仅具有良好的电流模信号放大能力,还具有电压模信号接收放大功能。芯片核心尺寸为379.3 μm×118.9 μm。后仿真结果表明,在电流输入模式下,电流等效输入噪声为8.36 pA/Hz@50 MHz,－3 dB带宽为0.26～114 MHz,跨阻增益为70.3～112.5 dBΩ;在电压输入模式下,电压等效输入噪声为4.43 nV/Hz@50 MHz,－3 dB带宽为0.45～112 MHz,电压增益为44～83.18 dB。对比人体通信接收机前端相关文献,该设计在带宽、噪声及兼容性方面具有应用优势。     

用于便携式健康监护设备的低功耗、低噪声模拟前端电路

本文介绍的用于处理人体生物电信号的模拟前端电路包括仪表放大器、滤波器和可变增益、带宽放大器。仪表放大器采用电容耦合输入来消除直流电极失调。基于电流反馈拓扑结构的IA通过在输入和反馈网络中采用电容分压器来降低功耗。并且,仪表放大器的输入差分对采用互补CMOS输入来提高输入跨导以减小等效输入热噪声。该电路采用Global Foundry 0.35微米 CMOS 工艺流片,电路消耗的总电流为3.96uA,电源电压为3.3V。测试得到的等效输入噪声是0.85uVrms(0.5-100Hz), 噪声能效因子值为6.48。     

1.25Gb/s CMOS高灵敏度宽动态范围跨阻放大器

采用0.35μm CMOS工艺设计并实现了一种新的应用于1.25Gb/s光纤通信接收机的高灵敏度、宽动态范围跨阻放大器电路。引入电流注入技术提高输入管跨导、优化噪声性能、提高灵敏度。自带直流反馈实现直流消除功能,同时采用自动增益控制机制,提高动态范围。仿真结果表明,该电路具有82.02dBΩ的跨阻增益、872.7MHz的带宽、23.74kHz的低频截止频率,输入等效噪声电流为4.08pA/Hz(1/2),最大输入光信号为+3dBm(2mA),在3.3V的电源电压下,芯片功耗为43.4mW。     

一种高性能CMOS电荷泵的设计

设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用3对自偏置高摆幅共源共栅电流镜进行泵电流镜像,增大了低电压下电荷泵的输出电阻,实现了上下两个电荷泵的匹配。为消除单端电荷泵存在的电荷共享问题,引入了带宽幅电压跟随的半差分电流开关结构,使电荷泵性能得以提高。设计采用0.18μm标准CMOS工艺。电路仿真结果显示,在0.35～1.3V范围内泵电流匹配精度达0.9%,电路工作频率达250MHz。     

适用于高阶Sigma Delta调制器的全差分运算放大器的设计

比较了套筒式共源共栅、折叠式共源共栅和两级AB类输出的三种运算放大器结构,提出了一种可用于前馈型高阶Sigma Delta调制器的全差分跨导运算放大器.采用SIMC 0.18 μmCMOS工艺,完成了含共模反馈电路的两级AB类输出的跨导运算放大器的设计.利用Cadence/Spectre仿真器进行仿真,结果表明放大器的直流增益为62.19dB,单位增益带宽为205.56 MHz,相位裕度为70.81°,功耗仅为0.42 mW,适合于低压低功耗Sigma Delta调制器的应用.     

一种高性能宽带直接变频射频前端设计

提出一种宽带(250 MHz~4.7 GHz)无电感BiCMOS射频前端结构,包含低噪声跨导放大器(LNTA)、带电阻无源混频器和跨阻级。低噪声跨导放大器使用了噪声和线性度消除技术,例如输入交叉耦合结构、互补输入和电流复用技术。带电阻无源混频器采用退化电阻来提高线性度。仿真结果表明, 当电源电压为3.3 V时,总电流为9.38 mA, 噪声系数为9.8 dB(SSB),电压转换增益为20 dB,输入3阶交调为+11.8 dBm。     

采用PSO算法的S波段EDFA的优化设计

成功地使用粒子群优化(PSO)算法优化设计了多级S波段EDFA,仿真结果表明,输入信号功率为-20 dBm时在1486～1520 nm可实现平坦增益,两级泵浦总功率为380 mW,平均增益可达10 dB以上,增益平坦度小于0.1 dB,噪声系数小于5 dB,满足WDM/DWDM系统的需求.另外,还重点对插入长波长ASE...     

带有低噪声单端转差分电路的射频增益可控放大器

为了改进传统电路中单端转差分电路的噪声性能,提高传统射频可变增益放大器的覆盖范围和步进精度,该文设计了一种带有低噪声单端转差分电路的射频增益可控放大器。该文利用噪声抵消技术降低了噪声系数,利用电容交叉耦合技术展宽电路带宽,利用输出源级跟随器的增益可调功能实现更高的步进精度。电路采用0.18 mm CMOS工艺,1.8 V供电电源,在170-870 MHz频率信号输入下,可以实现最低3.8 dB的噪声系数,55 dB的动态范围,步进精度0.8 dB,消耗14.76 mW的功耗,面积800 mm×600 mm。测试结果表明在覆盖更宽的频段范围下,该文设计的射频可变增益放大器在消耗相同功率条件下与传统的单端转差分电路相比可以达到更低的噪声系数,同时整个可变增益放大器可以提供更高的步进精度。     

3．1～10．6GHz超宽带低噪声放大器的设计

基于SIMC0．18μmRFCMOS工艺技术,设计了可用于3．1—10．6GHzMB—OFDM超宽带接收机射频前端的CMOS低噪声放大器（LNA）。该LNA采用三级结构：第一级是共栅放大器,主要用来进行输入端的匹配;第二级是共源共栅放大器,用来在低频段提供较高的增益;第三级依然为共源共栅结构,用来在高频段提供较高的增益,从而补偿整个频带的增益使得增益平坦度更好。仿真结果表明：在电源电压为1．8v的条件下,所设计的LNA在3．1～10．6GHz的频带范围内增益（521）为20dB左右,具有很好的增益平坦性f±0．4dB）,回波损耗S11、S22均小于-10dB,噪声系数为4．5dB左右,IIP3为-5dBm,PIdB为0dBm。     

掺铒光纤放大器噪声特性的全面分析

本文对掺铒光纤放大器（ＥＤＦＡ）的噪声特性进行了全面的分析。把光信号和ＥＤＦＡ中放大自发辐射（ＡＳＥ）产生的量子噪声，以及信号－ＡＳＥ拍频噪声和ＡＳＥ－ＡＳＥ拍频噪声一并加以考虑。通过数值模拟，给出了不同信号功率和泵浦功率下的ＥＤＦＡ噪声系数。这些结果对优化ＥＤＦＡ的工作参量及其工程制作具有一定的指导作用。     

相控阵雷达中多端口网络的噪声特性分析

对相控阵雷达特别是有源相控阵雷达中多端口网络的噪声功率及噪声系数进行了详细的理论分析和推导,给出了多种情况下网络的输出噪声功率和总噪声系数的数学表达式,从而为多端口网络及雷达接收系统的相关设计及阵面噪声测试方法提供了理论依据.最后给出两个应用实例验证了上述推导的正确性.     

大动态范围抗干扰导航接收机AGC 电路性能分析与优化设计

导航接收机的特点是信号比较微弱,通常淹没于噪声以下,其入口电平的波动几乎都由干扰引起。针对这一特点,存在干扰情况下,要求接收机的噪声系数不能显著恶化。射频通道的噪声系数是制约接收机噪声系数的因素之一,本文在给定射频通道噪声系数恶化容限的条件下,以射频通道能实现最大动态范围为优化目标,分析了动态范围及各级电路增益的求解方法;进一步,针对特殊的纯电阻网络AGC 电路,得到了更为简洁的求解方法;最后,本文给出了该类AGC 电路动态范围的设计实例并进行了测试,设计预期与测试结果得到较好的吻合。本文虽然针对导航接收机设计,但可推广应用于指导各类接收机的设计。     

基于噪声系数的Y因数法测量探讨

噪声系数是衡量一个小信号处理系统噪声性能的重要参数,噪声系数测量对于设计控制系统噪声具有重要的指导作用。该文首先介绍了噪声系数的相关基本概念,接着重点详细描述了噪声系数的Y因数测量方法,并针对如何提高测量的精度,讨论了测量时应注意的相关问题。     

Noise suppression in a common-gate UWB LNA with an inductor resonating at the source node

In this paper, a noise suppression circuit is proposed and investigated by using resonance technique at the source. Resonance in the source node of the common-gate structure blocks the noise path while transferring the signal from input to output. Through proper analysis, a common gate structure with an active load is improved. As a result, a complementary common gate structure is introduced. A complementary common-gate structure with resonance in the source node can overcome the trade-off between noise and gain in the first stage. Hence, this structure is optimum in terms of the trade-off between gain and noise as well as power dissipation and linearity. Finally, a very-low-noise amplifier is implemented by this method and the post-layout simulation results are obtained: average power gain: 15.8 dB, minimum noise figure: 1.7 dB, bandwidth: 3.1–4.8 GHz, power dissipation of two stage: 11.28 mW, 1-dB compression point at input power: −4.67 dBm, and IP3 at input power: 8.32 dBm.     

一种低功耗低噪声大带宽锁相环的设计

本文描述了一种低功耗低噪声大带宽锁相环路(PLL),给出了锁相环各组成单元模块的设计思路及电路结构。设计采用CMOS0.35μm工艺。压控振荡器的电源电压为3V,工作在900MHz-2GHz,典型功耗为3.4mW。电路占芯片上面积为450X400μm。     

一种抑制同步开关噪声的新颖电磁带隙结构

电源平面与接地平面间的同步开关噪声是现代高速、高性能数字电路应用的瓶颈之一。文中提出了一种应用于印刷电路板的新颖二维电磁带隙（MS-EBG）结构,其单位晶格由折线缝隙组合与正方形贴片桥接构成,以抑制同步开关噪声。结果表明,抑制深度为-30 dB时,与传统L-bridged EBG结构比较,新EBG结构的阻带宽度增加1.3 GHz,相对带宽提高了约10%,能够有效抑制0.6～5.9 GHz的同步开关噪声。