共查询到10条相似文献,搜索用时 31 毫秒
1.
介绍了基于0.35μm工艺设计的单片CMOS图像传感器芯片.该芯片采用有源像素结构,像素单元填充因数可达到43%,高于通常APS结构像素单元30%的指标.此外还设计了一种数字动态双采样技术,相对于传统的双采样技术(固定模式噪声约为0.5%),数字动态双采样技术具有更简洁的电路结构和更好抑制FPN噪声的效果.传感器芯片通过MPW计划采用Chartered 0.35μm数模混合工艺实现.实验结果表明芯片工作良好,图像固定模式噪声约为0.17%. 相似文献
2.
本文分析了APS CMOS图像传感器传统像素复位电路引起的动态范围缩小、固定图像噪音增大和图像滞后等问题.比较了两种复位电路改进方案的优势与不足.提出了采用电荷泵电路设计APS CMOS图像传感器复位电路的新方案.该方案增加了CMOS图像传感器的动态范围,消除了复位引起的固定图像噪音和图像滞后,避免了前两种方案的不足.所有的电路仿真均在CHRT 0.35 μm工艺基础上完成. 相似文献
3.
介绍了基于0.35μm工艺设计的单片CMOS图像传感器芯片.该芯片采用有源像素结构,像素单元填充因数可达到43%,高于通常APS结构像素单元30%的指标.此外还设计了一种数字动态双采样技术,相对于传统的双采样技术(固定模式噪声约为0.5%),数字动态双采样技术具有更简洁的电路结构和更好抑制FPN噪声的效果.传感器芯片通过MPW计划采用Chartered 0.35μm数模混合工艺实现.实验结果表明芯片工作良好,图像固定模式噪声约为0.17%. 相似文献
4.
CMOS图像传感器固定模式噪声抑制新技术。 总被引:1,自引:0,他引:1
针对有源像素(APS)CMOS图像传感器中的固定模式噪声(FPN),设计了一种动态数字双采样的噪声抑制新技术;该技术比普通双采样技术具有更佳的抑制效果,其电路结构简单,适合于像素尺寸不断缩小的CMOS图像传感器发展趋势。通过MPW计划,采用Chartered0.35μmCMOS工艺制作了测试ASIC芯片,试验结果表明动态数字双采样技术有效抑制了FPN噪声。 相似文献
5.
为了研究双存储像素的读出噪声对混合域实现图像块矩阵变换的CMOS图像传感器(CIS)产生的误差影响,对其进行噪声分析。结合双存储像素的工作时序,对实现图像块矩阵变换过程中由于多次采样和双路存储而增加的kTC噪声、源跟随器的1/f噪声和热噪声进行分析并建立数学模型,总结出双存储像素读出噪声对一次块矩阵变换的误差影响。以二维离散余弦变换为例,通过CHRT 0.35 m标准CMOS工艺电路仿真并结合matlab/simulink对比验证,得出增大存储电容、减小源跟随器宽长比可以降低由于像素读出噪声引起的误差。结果证明,此方法可以有效降低噪声,指导电路设计。 相似文献
6.
7.
设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路. 该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片. 在8μm×8μm像素尺寸下实现了57%的填充因子. 测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB. 理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低. 在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度. 相似文献
8.
9.
10.
设计了一款高帧频高灵敏度双通道16元线列PIN-CMOS图像传感器。相对于传统的pn结光电二极管,PIN光电二极管具有结电容小和量子效率高的优点,可以降低CTIA像素电路的噪声,提高信噪比;同时采用一种新型的相关双采样电路结构,可以在边积分边读出的模式下实现相关双采样,抑制像素复位带来的KTC噪声。基于0.35μm PIN-CMOS工艺进行了线列CMOS图像传感器流片,并对器件的光电性能进行了测试。测试结果表明:在像元尺寸为90μm×90μm,700nm波长下,器件灵敏度达3000V/(lx·s),量子效率为96%;在40kHz高帧频、0.05lx光照条件下器件信噪比为7,适于弱信号下的高速探测。 相似文献