共查询到20条相似文献,搜索用时 27 毫秒
1.
介绍了基于0.35μm工艺设计的单片CMOS图像传感器芯片.该芯片采用有源像素结构,像素单元填充因数可达到43%,高于通常APS结构像素单元30%的指标.此外还设计了一种数字动态双采样技术,相对于传统的双采样技术(固定模式噪声约为0.5%),数字动态双采样技术具有更简洁的电路结构和更好抑制FPN噪声的效果.传感器芯片通过MPW计划采用Chartered 0.35μm数模混合工艺实现.实验结果表明芯片工作良好,图像固定模式噪声约为0.17%. 相似文献
2.
本文分析了APS CMOS图像传感器传统像素复位电路引起的动态范围缩小、固定图像噪音增大和图像滞后等问题.比较了两种复位电路改进方案的优势与不足.提出了采用电荷泵电路设计APS CMOS图像传感器复位电路的新方案.该方案增加了CMOS图像传感器的动态范围,消除了复位引起的固定图像噪音和图像滞后,避免了前两种方案的不足.所有的电路仿真均在CHRT 0.35 μm工艺基础上完成. 相似文献
3.
介绍了基于0.35μm工艺设计的单片CMOS图像传感器芯片.该芯片采用有源像素结构,像素单元填充因数可达到43%,高于通常APS结构像素单元30%的指标.此外还设计了一种数字动态双采样技术,相对于传统的双采样技术(固定模式噪声约为0.5%),数字动态双采样技术具有更简洁的电路结构和更好抑制FPN噪声的效果.传感器芯片通过MPW计划采用Chartered 0.35μm数模混合工艺实现.实验结果表明芯片工作良好,图像固定模式噪声约为0.17%. 相似文献
4.
CMOS图像传感器固定模式噪声抑制新技术。 总被引:1,自引:0,他引:1
针对有源像素(APS)CMOS图像传感器中的固定模式噪声(FPN),设计了一种动态数字双采样的噪声抑制新技术;该技术比普通双采样技术具有更佳的抑制效果,其电路结构简单,适合于像素尺寸不断缩小的CMOS图像传感器发展趋势。通过MPW计划,采用Chartered0.35μmCMOS工艺制作了测试ASIC芯片,试验结果表明动态数字双采样技术有效抑制了FPN噪声。 相似文献
5.
为了研究双存储像素的读出噪声对混合域实现图像块矩阵变换的CMOS图像传感器(CIS)产生的误差影响,对其进行噪声分析。结合双存储像素的工作时序,对实现图像块矩阵变换过程中由于多次采样和双路存储而增加的kTC噪声、源跟随器的1/f噪声和热噪声进行分析并建立数学模型,总结出双存储像素读出噪声对一次块矩阵变换的误差影响。以二维离散余弦变换为例,通过CHRT 0.35 m标准CMOS工艺电路仿真并结合matlab/simulink对比验证,得出增大存储电容、减小源跟随器宽长比可以降低由于像素读出噪声引起的误差。结果证明,此方法可以有效降低噪声,指导电路设计。 相似文献
6.
7.
设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路. 该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片. 在8μm×8μm像素尺寸下实现了57%的填充因子. 测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB. 理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低. 在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度. 相似文献
8.
9.
10.
设计了一款高帧频高灵敏度双通道16元线列PIN-CMOS图像传感器。相对于传统的pn结光电二极管,PIN光电二极管具有结电容小和量子效率高的优点,可以降低CTIA像素电路的噪声,提高信噪比;同时采用一种新型的相关双采样电路结构,可以在边积分边读出的模式下实现相关双采样,抑制像素复位带来的KTC噪声。基于0.35μm PIN-CMOS工艺进行了线列CMOS图像传感器流片,并对器件的光电性能进行了测试。测试结果表明:在像元尺寸为90μm×90μm,700nm波长下,器件灵敏度达3000V/(lx·s),量子效率为96%;在40kHz高帧频、0.05lx光照条件下器件信噪比为7,适于弱信号下的高速探测。 相似文献
11.
提出了一种梯度自适应的宽动态CMOS图像传感器像素结构。该像素结构采用多路分流设计,改变了3T-APS图像传感器的单线性响应率;根据不同的光照强度自适应调整响应率,在低照度时具有较大的响应率,在高照度时具有较小的响应率,从而增大了像素的动态范围。该像素结构简单,无需额外复杂的控制电路即可实现对光照强度的自适应梯度响应。基于0.18 μm 1P4M SMIC工艺,采用SILVACO TCAD仿真软件进行电路设计和仿真。结果表明,该CMOS图像传感器像素结构电路的动态范围可达到112.36 dB。 相似文献
12.
设计了一种基于电容反馈跨阻放大器型(Capacitive Trans-impedance Amplifier,CTIA)像元电路与双采样(Delta Double Sampling,DDS)的低照度CMOS图像传感器系统。采用CTIA像元电路提供稳定的光电二极管偏置电压以及高注入效率,完成在低照度情况下对微弱信号的读取;同时采用数字DDS结构,通过在片外实现像元积分信号与复位信号的量化结果在数字域的减法,达到抑制CMOS图像传感器中固定图案噪声的目的,进一步提高低照度CIS的成像质量。基于0.35 m标准CMOS工艺对此基于CTIA像元电路的CMOS图像传感器芯片进行流片,像元阵列为256256,像元尺寸为16 m16 m。测试结果表明该低照度CMOS图像传感器系统可探测到0.05 lx光照条件下的信号。 相似文献
13.
新型集成阵列四象限CMOS光电传感器的研制 总被引:1,自引:0,他引:1
本文介绍了一种用于目标跟踪和坐标定位的新型集成阵列四象限CMOS光电传感器.该传感器采用上华0.6 μm标准CMOS工艺制造,实现了象限传感器与后端信号处理电路的单片集成.该传感器由16×16单元有源光电管阵列,相关二次采样电路和时序控制电路组成.每个有源光电管的大小为60 μm ×60 μm,其感光面积百分比(Fill Factor)为64.5%.通过变频二次扫描的工作模式可将传感器的感光动态范围增大为84dB.传感器的感光灵敏度为2V/lx·s,工作速度根据目标照度可在2ms/帧~64ms/帧范围内调整. 相似文献
14.
15.
16.
设计了一款基于时间域读出的大动态范围CMOS图像传感器。传感器基于一种新型的结构,其可在时间域下探测高输入光强,在模拟域下探测低输入光强。该设计在传统电容反馈式跨阻放大器(CTIA)的基础上,新增了时间域测量电路,在不改变原有积分过程的同时可实现连续的大动态范围。基于0.35μm,5V-CMOS工艺进行了256×1线列CMOS图像传感器流片,光电二极管面积为22.5μm×22.5μm,并对器件的光电特性进行了后仿真验证。仿真测试结果表明,基于时间域读出的图像传感器可实现96dB的大动态范围,且时间域和模拟域的两路输出信号可同步输出,功耗为7.98mW。 相似文献
17.
18.
阐述了一种简化4T像素结构的设计。较普通4T像素结构而言,该简化结构像素内部去掉了行选通管,从而提高了像素的填充因子,简化了内部电路设计,减小了版图的面积,消除了行选通管引入的随机噪声。该像素结构采用0.11μm CIS工艺,成功应用于一款像素阵列为640×480的CMOS图像传感器芯片,经过流片测试,芯片整体性能达到了预期的设计目标。 相似文献
19.
设计了一款基于GSMC 130 nm CMOS工艺的像素级开关电容阵列(SCA)波形采样芯片.该芯片由32×32像素阵列和读写控制电路组成,每个像素集成了裸露的顶层金属、pn结和32×32 SCA,裸露的顶层金属和pn结作为电荷收集电极,SCA用于存储波形信号,每个像素尺寸约为150 μm×156 μm.测试结果表明:拟合的直流传输函数与理论分析相符,该波形采样芯片的输入满量程约为1V,单次成像模式下帧率可达10 MHz,直流噪声等效噪声电荷电子个数约为24 890,对正弦波信号采样后能够比较好地还原出原始信号波形. 相似文献
20.
设计了一种适用于CMOS图像传感器的列并行Single-slopeADC。采用的列并行ADC,同时对多数据源并行处理,增强了数据吞吐量,特别适用于CMOS图像传感器大像素阵列的数据处理。分析了影响ADC精度的因素,并给出了减小失调的方法。该ADC在0.35μm工艺下成功流片验证,测试结果表明,该ADC,在50MS/s的高数据吞吐量下,实现了CMOS图像传感器的8bit精度的设计要求和17.35mW的低功耗,以及0.62mm2的芯片面积。ADC的DNL=0.8LSB,INL=1.096LSB。 相似文献