共查询到20条相似文献,搜索用时 109 毫秒
1.
利用视频解码芯片ADV7183A来完成模拟视频信号的采集量化,进而由ADSP-BF561完成视频数据的压缩,再通过PPI传输将压缩过的视频数据传送到由ADSP-BF537和LAN8187等芯片组成的网络传输模块,网络传输模块再将处理后的视频数据流通过组播和单播方式发送给指定用户。能够满足视频监控系统的实时性和远程化要求。 相似文献
2.
3.
基于TMS320DM368的高清视频采集系统设计与实现 总被引:1,自引:1,他引:0
实现了基于TMS320DM368嵌入式处理器的高清视频采集系统,详细介绍了系统的总体架构及主要的软硬件模块。首先,分析了核心处理模块性能及硬件采集模块功能;其次,描述了高清视频采集、处理及传输等模块的软件实现流程,给出了在嵌入式Linux平台下基于Web服务器移植的实现过程;最后,对系统进行测试,结果表明本系统达到了预期的高清视频采集及传输功能,图像清晰度高,实时性好,可以很方便地应用在需要高清视频监视的场合。 相似文献
4.
5.
介绍的是实时视频采集模块的嵌入式结构,来实现智能的实时监控。嵌入式结构用赛灵思ML-507平台来进行开发。平台Virtex -5FXT FPGA设备中的FPGA结构中内嵌PowerPC440处理器,旋转变焦(PTZ)摄像机和VGA监视器与该平台连接。接口使用机载VGA输入视频编解码器和DVI发射器芯片。芯片的控制寄存器配置使用嵌入式PowerPC440处理器。应用软件用C语言编写。完成了视频的采集、传输、分辨率为640*480的显示。连接、处理能力高,FPGA消耗资源占18%,剩下的FPGA资源足够实现视频处理的应用。 相似文献
6.
结合国内外视频采集传输的技术特点,介绍了一种基于FPGA的全景图像高速采集与网络传输系统的实现方法。设计的全景图像平台由曲面镜和CSC12M25BMP19型CCD相机构成。图像采集接口选择Camera Link接口,MDR26作为连接器,用解串芯片DS90CR288A实现图像数据的串并转换,FPGA芯片控制经过转换后的并行图像数据的采集。FPGA芯片作为核心控制器控制高帧频图像数据的采集、缓存、数据打包及网络传输,网络芯片88E1111将打包图像数据传输到服务器。在Quartus II开发环境下,编写了图像采集控制单元模块、网络控制器底层驱动模块,说明了数据采集单元、网络传输单元的设计流程。测试结果表明,该系统能够实现全景图像的高速采集与网络传输功能,并具有良好的图像传输质量。 相似文献
7.
8.
9.
10.
本文介绍了基于蓝牙技术的视频传输系统的硬件设计与实现。在以ARM芯片作微处理器的系统中,视频信号压缩采用MPEG-4编码格式,并在嵌入式Linux中内置Web服务器应用程序。数据采集压缩模块实时采集视频数据,压缩后经ARM芯片发送给蓝牙传输模块。文中重点讨论了该系统中服务器的组成以及三大模块的功能和硬件实现。 相似文献
11.
物联网在数字油田的应用 总被引:4,自引:0,他引:4
物联网在数字油田的核心应用是油井生产远程监控系统,该系统包括油井生产数据远程采集传输系统、油井生产远程分析管理系统、油井生产远程控制系统三个子系统。系统通过传感器、摄像头等设备对油气井生产数据进行采集,通过CDMA传输终端把信息发送至生产管理部门,以便其对信息进行分析管理,以掌握油井生产状况,并进行必要的远程控制。油井生产远程监控系统为油田高效开发、降低消耗、安全生产、减轻员工劳动强度、提高工作效率和管理水平提供了可靠的保障。 相似文献
12.
基于TCP/IP网络视频会议系统的研究与设计 总被引:1,自引:0,他引:1
讨论了一个基于IP的网络视频会议系统以及视频、音频子系统的设计与实现;说明了如何实现视频、音频同步;最后对系统性能进行了检测。 相似文献
13.
条纹管激光成像雷达数据处理系统分析与设计 总被引:2,自引:1,他引:1
条纹管激光成像雷达(STIL)的大视场、高帧频、高空间分辨率和时间分辨率等特点要求其数据处理系统具有相应的高性能。通过简要分析条纹管激光成像雷达数据处理的内容及性能要求,对条纹管激光成像雷达数据处理系统进行了分析和设计。简要介绍了条纹管激光成像雷达的典型系统结构,通过详细分析条纹管激光成像雷达数据处理内容,将所需处理的数据分为延时触发信号和条纹图像两类分别进行研究。根据系统指标要求,对比不同时序控制方案的优缺点,设计了基于Altera可编程控制(CPLD)的高精度可调谐数字延时控制子系统,以保证系统各部件严格按既定时序运作,实时捕获目标条纹图像并进行处理;通过对比不同的图像处理系统实现方案,分析系统硬件成本、建立周期和开发难度等因素,设计了以智能相机为核心的条纹图像处理系统。在此基础上,初步建立起条纹管激光成像雷达数据处理硬件平台。 相似文献
14.
15.
Klaus Gaedke Hartwig Jeschke Peter Pirsch 《The Journal of VLSI Signal Processing》1993,5(2-3):159-169
A MIMD based multiprocessor architecture for real-time video processing applications consisting of identical bus connected processing elements has been developed. Each processing element contains a RISC processor for controlling and data-dependent tasks and a Low Level Coprocessor for fast processing of convolution-type video processing tasks. To achieve efficient parallel processing of video input signals, the architecture supports independent processing of overlapping image segments. Running at a clock rate of 40 MHz, a single processing element provides a peak performance of 640 Mega arithmetic operations per second (MOPS). For the real-time processing of basic video processing tasks like 3×3 FIR-filter, 8×8 2D-DCT and motion estimation, a single processing element provides a sufficient computational rate for video signals with Common Intermediate Format (CIF) at a frame rate up to 30 Hz. For hybrid source coding of CIF video signals at a frame rate of 30 Hz a multiprocessor system consisting of six processing elements is required. A linear speedup of the multiprocessor system compared to a single processing element is achieved. A VLSI implementation of a processing element in 0.8 µm CMOS technology is under development. 相似文献
16.
17.
18.
19.
本文简单介绍了专用DSP图象与信号处理子系统IMSA110的特点,提出了循环往复式流水线创新构思,讨论了以此构思为基础的实时图象处理系统的原理。 相似文献