应用于FPGA芯片的边界扫描电路

针对在FPGA芯片中的应用特点，设计了一种边界扫描电路，应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现，兼顾芯片功能的测试；同时，加入了器件编程功能。在电路设计中采用单触发器链寄存器技术，节省芯片面积。版图设计采用0．6μm标准CMOS工艺，并实际嵌入FPGA芯片中进行流片。该电路可实现测试、编程功能，并符合IEEE1149．1边界扫描标准的规定，测试结果达到设计要求。     

应用于FPGA的边界扫描设计

针对在FPGA芯片中的应用特点,设计了一种边界扫描电路,应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现,兼顾芯片功能的测试;同时,加入了器件编程功能。     

片上网络核心芯片的验证与测试

为提高芯片验证与测试的可靠性,针对片上网络核心芯片的结构特点,设计出一种基于宿主机/目标机通信模式的测试系统.重点描述了测试系统软硬件的设计与实现,并采用Stratix系列FPGA芯片进行原型测试和验证.实验结果表明,该系统可对芯片的复位、实现功能及稳定性进行全面测试,而且原理简单、操作方便、运行稳定,极大地提高了芯片...     

副载波产生电路的FPGA实现

副载波产生电路是视频处理系统的重要组成部分.介绍了直接数字频率合成(DDFS)原理及副载波在视频信号处理中的作用;利用DDFS技术设计出一种改进的副载波产生电路结构.FPGA的设计实现是以系统方案为输入,进行RTL级描述、逻辑综合、器件编程测试激励等一系列流程的处理才能完成FPGA芯片设计.利用Altera公司的FPGA器件(EP2C35)实现电路结构、功能和仿真结果.     

多片国产FPGA加载方式的探讨

现在国产现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)应用越来越广泛。由于国产芯片的局限,很多时候需要使用多片FPGA级联。同时,由于系统应用的场合不同,对加载方式有不同要求。根据应用趋势,从国产FPGA加载配置原理出发,设计提出了使用多片国产FPGA时的多种加载方式,包括JTAG加载、MCU加载及FLASH加载等,以及各种加载的具体实现过程,最后搭建了测试平台对加载方案进行测试。测试结果显示,此方案安全可行,对实际工程实现有较高的参考价值。     

基于FPGA的TD-LTE系统中Turbo译码的仿真与实现

基于Log-MAP算法,提出一种利用Virtex-5系列FPGA芯片实现Turbo译码算法的方案.分析研究了Turbo码的译码算法以及FPGA与DSP之间数据的并行传输,并以Virtex-5芯片为硬件平台,进行了测试仿真、综合实现、板级验证、联机验证等工作.实验结果表明,该实现方案具有良好的可行性和稳定性,已经应用在TD-LTE无线综合测试仪中.     

多速率POS测试CPCI模块设计原理及方法

对POS传输网络进行严格的测试是检验IP over SDH网络的必经途径,根据IP映射和解映射到SDH帧不同层次的协议及方法,阐明了设计原理,提出了相应的测试方案和设计实现方案,采用多速率接口芯片实现对SDH层次的适配,采用FPGA对SDH、IP层协议进行解析和发生的方法,实现了对SDH层和IP层的测试,实验结果证明设计实现方案是可靠的和行之有效的。     

基于FPGA的光纤与1.4标准HDMI接口转换方法

为实现高清视频的远距离传输,设计了一种基于FPGA实现高清视频在光纤和HDMI接口之间转换的方案.利用光纤通道接口控制芯片、HDMI收发处理芯片、FPGA等核心器件,通过FPGA编程对高清视频数据进行串行化处理,实现高清信号在光纤信道中的传输.方案可以有效延长高清信号传输距离并提高视频分辨率,广泛用于室外大型高清显示设备.     

面向FPGA芯片开发的测试方法设计与实现

针对自主研发的SOI-CMOS工艺FPGA芯片VS1000,开发出一种FPGA测试工具(VVK)软件系统.VVK是借助Verilog HDL描述电路和UCF约束电路的特性开发并实现的全自动测试方法.其意义在于解决了设计FPGA芯片过程中面临的最冗繁棘手的验证和测试难题,可以实现FPGA全芯片、内部各种逻辑模块的功能结构的验证和测试.该工具可以用于FPGA流片前的行为级、晶体管级的仿真和验证、FPGA圆片测试、以及FPGA芯片抗辐照测试.验证和测试的结果证明了这套方法的正确性、高效性,同时这种测试方法也适用于其他架构FPGA的测试.     

一种FPGA验证与测试方法介绍

文章重点介绍了一种FPGA验证与测试的方法。该测试方法的优点是不依赖于芯片设计与测试机台,低成本、开发周期短。基于PC、ATE与自制转换软件,对FPGA验证与测试开发技术进行研究。PC主要完成bin文件的生成,自制转换软件主要将bin文件转换为机器可识别的atp文件。ATE导入配置文件、完成信号输入与输出验证。基于该理论对Xilinx公司的XCV1000进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证,还可以应用于不同的ATE机台。     

异型微组装微波组件的可拆卸密封技术

随着微波多芯片组件的广泛运用,封装设计已成为微波多芯片组件技术中的一项重要技术。文章介绍了一种用于异型微组装微波组件的可拆卸封装技术。这种方法通过设计一种带冠的薄壁盖子,采用倒扣软钎焊的方式,来实现异型微波的可拆卸密封技术。     

先进的MCM微电子组装技术

电子技术发展至今，限制电子器件性能提高的关键因素已不是芯片本身的制作，而是互连，封装技术。一种先进的互连，封装技术－多芯片组件已崭露头角。文章简要叙述了ＭＣＭ的历史背景，应用前景和市场预测，重点介绍了ＭＣＭ的种类，结构及其设计，制作和测试技术。     

An Effective Multi-Chip BIST Scheme

This paper addresses the general problem of module level test ofassembled Multi-Chip Modules (MCMs) and specifically the performancetest of such modules. It presents a novel solution based-on built-in self-test (BIST). This solutionaugments the conventional single-chip BIST approach, which is used to produce individual good dies, to an effective multi-chip BIST solution. The multi-chip BIST puts the entire module in a self-test mode. The self-test mode not only provides effective detection of static and dynamic faults, but also identifies the failed elements, i.e., bad dies or substrate. The multi-chip self-test scheme is based on pseudo-random test generation and uses multi-signature evaluation. The hardware design ofmulti-chip and single-chip self-test blocks is combined under one common architecture called the Dual BIST Architecture. The paper introduces the Dual BIST Architecture and demonstrates a set of design configurations to implement it. The presented BIST solution provides a reliable static and dynamic test at the module as well as the bare die levels.     

Integrated Systems [systems on a chip]

Integrated Systems are defined as batch-fabricated interconnections of complex digital integrated circuits with analog interface circuits and transducers, such as sensors. By providing the cost, performance and reliability levels of monolithic integration, they offer potential advantages over multi-chip modules assembled with packaging technology. This paper studies the required process technology, as well as design, test and packaging issues, for integrating wide varieties of systems. The goal is to delineate the necessary steps in bringing Integrated Systems to market within a realistic period. With monolithic integration as the ultimate aim, a multi-chip entry point is identified that can start system technology on a learning curve of cost reduction using the same scaling principles that drive integrated circuits. Three challenges to be surmounted are identified in streamlining the I/O's and progressing along a learning curve, namely I/O scaling, I/O loading, and full-functional test. The “composite IC” is the entry point. A large chip, containing only global interconnects and power distribution, acts as a silicon backplane. Subsystem-chips, such as digital microprocessors or sensors, are flip-chip mounted using the accuracy of MEMS processing to fabricate “snap-together” physical and electrical interfaces with high reproducibility. While similar to conventional MCM's, this chip-to-chip connection has few compromises over on-chip connections. By keeping the fabrication responsibility within one organization, just as in monolithic chips, there is no need for incoming inspection. Added ESD protection and test-head loading are avoided on interior nodes by a new intra-factory method of testing     

基于一体化封装的小型化设计与实现

以一个幅度调制器模块的小型化需求为例,基于一体化封装技术,设计构造出一种小型化封装结构,并详细介绍了该结构的外形特点与材料特性。利用这种封装结构对原模块电路进行小型化设计,外形尺寸可由91 mm×28 mm×8.5 mm减小为20 mm×15 mm×7.6 mm,平面布版面积缩小约88%。利用多芯片组装(MCM)和表面组装(SMT)工艺,组装实现了小型化电路,实测其电参数指标与原电路基本一致,成功达到了小型化目的。     

Correlated Color Temperature Tunable Multi-chip Light Emitting Diodes Light Source Design

One of the methods to derive white light from light emitting diodes（LEDs） is the multi-chip white LED technology, which mixes the light from red, green and blue LEDs. Introduced is an optimal algorithm for the spectrum design of the multi-chip white LEDs in this paper. It optimizes the selection of single color LEDs and drive current controlling, so that the multi-chip white LED achieves the target correlated color temperature （CCT）, as well as high luminous efficacy and good color rendering. A CCT tunable LED light source with four high-power LEDs is realized based on the above optimal design. Test results show that it maintains satisfactory color rendering and stable luminous efficacy across the whole CCT tuning range. Finally, discussed are the design improvement and the prospect of the future applications of the CCT tunable LED light source.     

大口径非球面铝反射镜三轴联动加工技术研究

为解决单点金刚石车削技术（single-point diamond turning，SPDT）应用于大口径大弦高非球面铝反射镜加工中遇到的车床导轨行程、工作台回转容积受限和加工质量较低的问题，针对φ682 mm口径、弦高220 mm的凹非球面铝反射镜加工，首先，提出基于SPDT的三轴联动加工方法，在两轴加工基础上加入旋转B轴进行协同加工，使得导轨行程和工作台回转容积能够满足加工需求。然后，设计专用笼状夹具，并通过有限元法研究支撑杆数量、杆径、上下连接板厚度参数对夹具-工件形变特征的影响，通过极差和方差分析研究不同因素对夹具-工件最大变形量影响的显著性，得到一组最佳夹具设计参数组合，即夹具支撑杆数量为24，杆径为22 mm，上下连接板厚度为25 mm。最后，将铝反射镜固定在优化后的笼状夹具上，通过三轴联动加工实现了对φ682 mm口径非球面铝反射镜的加工。对调刀件的检测结果表明:调刀件面形精度P_v值为0.6 μm，表面粗糙度R_a约为10.1 nm，可认为φ682 mm口径非球面铝反射镜的面形精度和表面粗糙度均达到使用要求。本研究能够为同类大口径大弦高非球面反射镜的加工提供一定的理论基础和加工工艺技术参考。     

镀金黄铜基板上金丝键合拱高测量及控制技术

引线键合是多芯片微波组件微组装中常用的工艺,通常都会以一定拱弧实现芯片与基板、基板与基板间的互连。如何进行拱高的测量和控制对引线键合有着重要意义,因为拱高的大小还会对微波性能产生重要的影响。文中利用自动键合机获得若干组引线,采用光学测量方法,在放大40倍的状态下分别进行了不同工艺参数下的拱高测量,得出结论在测试范围内,拱度随着弧长的增加而增加,同时还获得了一组适用于微波应用的键合参数。     

LTCC基板金丝热超声楔焊正交试验分析

引线键合是微组装技术中的关键工艺,广泛应用于军品和民品芯片的封装。特殊类型基板的引线键合失效问题是键合工艺研究的重要方向。低温共烧陶瓷(LTCC)电路基板在微波多芯片组件中使用广泛,相对于电镀纯金基板,该基板上金焊盘楔形键合强度对于参数设置非常敏感。文章进行了LTCC基板上金丝热超声楔焊的正交试验,在热台温度、劈刀安装长度等条件不变的情况下,分别设置第一键合点和第二键合点的超声功率、超声时间和键合力三因素水平,试验结果表明第一点超声功率和第二点超声时间对键合强度影响明显。     

基于传输的本地政企专线接入段承载技术演进策略

政企专线接入段具有业务形态丰富、建设成本敏感、发展受限于上层网络演进等特点,结合上层网络融合统一化的发展路线,分析了上海电信运营商基于传输的本地政企专线业务增长重点和核心专线业务接入段承载技术的优劣势,从设备形态和配置方案2个方面提出演进建议,从而指导后续测试验证,为专线业务的优化实施和开通提供了理论依据。