其它计算机与系统

0329208基于FPDP的高速数据采集系统设计新方法[刊,中]/ 张华春//系统工程与电子技术.—2003,25(7).—787-789,803(D2)基于前面板数据端口(front panel dataport,FPDP)总线传输标准,提出一种高速数据采集系统设计新方法。FPDP总线为32位的并行同步总线,提供多块VME总线板之间的高速数据传输,总线设计不允许地址信息传递。在数据采集系统中,利用FPDP总线可实现系统的高速传输,同时提高了系统的输入输出和并行处理能力。参5     

基于TS201芯片的雷达信号处理机设计

为了解决雷达信号处理中的高速运算,大容量存储和高速数据传输的问题,提出采用TS201芯片实现雷达信号处理机设计,利用其超高性能的处理能力和易于构造多处理并行系统的特点,实现通用的雷达信号处理平台。采用该雷达信号处理机进行试验,试验结果表明该雷达信号处理机满足设计指标要求,实现雷达信号的实时处理。     

基于TS-101信号处理板的板间FPDP总线通信方式的设计与实现

基于TS-101的通用信号处理板在雷达信号处理系统中有着广泛的应用,在雷达信号处理过程中,板间通信是数据传输中的重点和难点。本文介绍FPDP总线的通信协议和基于TS-101处理器的通用信号处理板的板间FPDP总线通信方式的设计与实现。该设计已经成功地使用在信号处理机中。最后还讨论了通用信号处理板的板间通信中应该注意的问题。     

基于TS-101信号处理板的板让FPDP总线通信方式的设计与实现

基于TS-101的通用信号处理板在雷达信号处理系统中有着广泛的应用，在雷达信号处理过程中，板间通信是数据传输中的重点和难点。本文介绍FPDP总线的通信协议和基于TS-101处理器的通用信号处理板的板间FPDP总线通信方式的设计与实现。该设计已经成功地使用在信号处理机中。最后还讨论了通用信号处理板的板间通信中应该注意的问题。     

一种通用雷达信号处理机的设计

在基于VME总线或CPCI总线的雷达信号处理机中，板与板之间的数据传输速率受限于总线的速率。针对现有的雷达信号处理机板间的数据传输速率较低的问题，本文提出了一种新的设计方法，即采用DSP和FPGA相结合的设计方法，利用FPGA提供的高速串行收发通道进行板间的数据传输，使板间的数据传输速率获得大幅度的提升，同时也有效地改善了板内DSP间的数据传输问题。     

SFPDP在FPGA中的实现

FPDP(front panel data port,前面板数据口)协议在高速数据采集及数据处理系统中具有时序设计简洁,传输速率配置灵活,等待时间少等优良特性.但是,FPDP有一个主要的限制,即前端数据产生系统必须放置到距离数字信号处理器(DSP)系统1～5m内,于是VITA开发了串行PFDP(SFPDP)(Ⅵ-TA17.1)来解决距离限制的问题.简要分析了SFPDP的概念,并基于FPGA给出了SFPDP协议的应用实例,验证了该协议在此类应用中的可行性.     

基于高速串行总线的可重构信号处理机

介绍了一种基于高速串行总线的机载火控雷达可重构信号处理机的设计与实现,以及高速串行总线的技术优势,分析了机载火控雷达可重构并行信号处理机系统互连的需求,讨论了处理机的系统架构、串行总线协议、串行总线端点和链路管理器的设计实现和总线错误监测及处理方法。该处理机不仅有效解决了数据传输的瓶颈问题,而且实现了数据传输拓扑结构的可重构,提高了信号处理系统的灵活性和可靠性。     

一种基于TMS320C6416和FPGA的实时雷达信号模拟器设计

提出一种基于高速数字信号处理器(TMS320C6416)和FPGA(EP1C6)的实时雷达信号模拟器的设计方案。该方案采用计算机产生雷达回波数据,通过CompactPCI总线或者USB总线以DMA方式将数据传输到DSP中,通过DSP对数据进行再处理,形成更为丰富的雷达回波信号数据,经过数模转换成雷达视频回波信号,供雷达信号处理机调试使用。     

一种距离高分辨力雷达实时信号处理机的设计与实现

现代高性能的雷达系统对雷达信号处理系统的计算能力、存储能力以及传输能力等提出了更高的要求。以多片高性能的数字信号处理器(DSP)为运算核心,通过高速数据连接网络构成的并行信号处理系统能够满足系统的高速复杂的运算以及大的数据吞吐量的要求。本文在详细分析某型距离高分辨力雷达信号处理机的需求的基础上,提出了适合该雷达信号处理机的系统结构,并采用8片ADI的超高性能浮点DSP芯片—ADSP-TS201S为核心设计并实现了一种高速实时并行信号处理机。该处理机的设计充分考虑了雷达实时信号处理的特点,遵循可编程、可扩展、可重构的原则,为系统性能的提升提供了较大的空间,并可用来构造多种不同需求的雷达信号处理系统。目前,该信号处理机已经调试成功并通过了外场试验。     

基于FPGA的高速数传系统研究

介绍了一种基于FPGA的高速数传系统,它是空间数据传输标准AOS(高级在轨系统)的仿真和验证系统.该系统利用计算机建立调度算法模型以找到合适的传送紧迫度表,采用FPGA对多路信号进行并行处理和调度,并且通过LVDS在高速设备之间交换数据.试验结果表明该系统较好地实现了高速环境下AOS的数据传输体制,并具有很大的灵活性.     

一种基于网络传输的多普勒天气雷达信号处理器的设计

介绍了一种具备网络传输能力的多普勒天气雷达信号处理器的设计,给出了其基本算法和信号处理流程,并对数据的网络传输作了讨论。     

基于多片TS101并行信号处理系统的实现

针对ADI公司虎鲨处理器的性能和特点,提出由4片TigerSHARCDSP101芯片构成的基于标准cPCI总线的紧耦合信号处理系统;对各DSP间的连接方式、数据传输和软件控制进行了分析。该系统成功应用于某雷达的信号处理机,并行实现自适应滤波处理、相关积累和横虚警检测等处理,对其雷达的主要信号处理模块在系统中的实现算法进行分析,估计其运算量。运行结果表明,其多DSP构成的系统不仅可行,而且结构简单?易于实现且处理能强。     

基于FPGA的雷达测量仪信号处理机的设计

针对雷达测量系统中的信号处理,探讨了采用现场可编程门阵列（FPGA）的全数字化处理方案.重点研究数据采集、实时压缩编码和数据传输的方法及过程.该文详细论述了基于FPGA的单板信号处理机的模块化设计及实现,并通过仿真和测试验证了设计的正确性.结果表明,该信号处理机具有体积小、重量轻、功耗低、可靠性高等优点.     

以太网数传系统在FPGA上的实现

在含有FPGA的数字信号处理电路和控制电路中,为了实现将原始AD采样数据或中间处理结果数据的导出,供后续分析处理使用,从数据传输的稳定性、系统实现的简易性、价格低廉等角度出发,研究设计了基于FPGA TSE IP核的嵌入式百兆以太网数据传输系统。首先,详细分析了以NiosII CPU软核处理器为核心的以太网数传系统的SOPC各模块的硬件设计,主要包括以TES IP核为主的以太网MAC,采用乒乓缓存方式保证数据的连续不间断传输,以及通过接收客户端指令来控制数传的开始和暂停;然后,利用MicroC/OS-II嵌入式实时操作系统的多任务方式,基于Niche stack TCP/IP协议栈,完成了系统的软件设计,并给出了软件程序流程;最后,通过传输并接收特定的数据,验证了系统数据传输的速率和准确性。结果表明在传输速率达到51 Mbps时,系统稳定可靠。     

ADSP21160的多处理器系统在雷达信号处理器中的应用

介绍了利用4片ADSP21160构造的高速雷达信号处理器，并探讨了由链路口构成的松耦合多处理器系统，实现了雷达信号处理器对目标定位和搜索的MUSIC算法，通过研究高效并行处理技术和高速可靠的数据传输方法，确保了MUSIC算法的可行性和实时性。此多处理器系统已成功应用到了某雷达信号处理系统当中。     

基于EMIF接口的图像处理系统设计

设计一种以DSP为核心,FPGA协助数据采集、传输的图像处理平台。DSP运行复杂图像处理算法,通过EMIF接口和FPGA进行高速数据传输。FPGA对EMIF接口进行扩展,将图像传感器、SDRAM存储器、USB接口等统一到EMIF接口,提高系统的集成度和灵活性,实现DSP与FPGA、外设之间数据准确、高效、可靠的传输。实验表明,该系统满足实时性设计需求,易于扩展和升级,具备较强的通用性。     

基于多DSP的高速通用并行处理系统研究与设计

介绍了一种基于多DSP的并行处理系统设计与实现,以及其在分布式雷达组网航迹融合中的实际应用。重点介绍了该系统由1块系统主板和4块TS201处理板卡组成的原理和结构,即系统内主板与处理板卡的板级并行设计、单块板卡多DSP并行结构的设计、板级间,单块板卡内传输通道的设计。通过具体应用说明,该多DSP并行处理系统充分体现了航迹融合的实时、高速特性,作为硬件处理平台具备高速、通用的特点。