一种基于LVDS的高速串行数据传输系统设计

本文设计了一种基于LVDS高速串行技术的传输方案。该方案既满足了长距离和高数据传输速率的要求,又降低了互连总线的复杂度和系统成本。完成了基于FPGA的LVDS高速串行传输电路设计。     

基于CRC校验的高速长线LVDS传输设计

针对数据在高速远距离传输中存在可靠性低的问题,提出了一种带CRC校验的高速长线LVDS数据传输系统设计。该设计以LVDS作为高速数据传输接口,在硬件电路设计上加入均衡电路,补偿数据远距离传输损耗,并在逻辑设计上加入CRC检错码,将反馈纠错机制(ARQ)运用在传输系统中,提高数据传输的可靠性,同时改进传统反馈纠错机制工作方式,降低数据带宽损耗,保证数据高速传输。经试验验证,该系统工作稳定,串行数据以400Mb/s的速率,在由4段10m屏蔽双绞线组成的40m传输线上可实现零误码率传输。     

一种基于LVDS的红外图像长距离传输系统设计

为实现红外图像数据长距离传输,设计了一种基于LVDS高速串行链路的系统.LVDS传输系统既符合长距离实时红外图像数据传输的要求,又降低了互联总线的数量,减小了系统互联的复杂性和成本.在FPGA内实现LVDS传输需要的图像数据格式转换.     

Maxim新推LVDS SerDes芯片组

Maxim Integrated Products推出高速LVDS串行器／解串器（SerDes）产品的新成员：MAx9263／MAx9265串行器和MAX9264解串器。吉比特多媒体串行链路（GMSL）芯片组提供可靠的宽带数字内容保护（HDCP）,为通过直流平衡双绞线或差分线传输数字视频、     

Maxim单路、27位串行器/解串器芯片组

Maxim推出其高速LVDS串行器一解串器（SerDes）产品线的最新成员-MAX9217和MAX9218，可将27位并行数据转换为串行数据通过一对儿DC平衡的双绞线或差分线传输，以改善EMI并降低链路成本。DC平衡可减少低频地电位漂移的影响，而串行LVDS链路可将导线或布线数量从28条降低至2条，有效节省系统成本，并大大降低EMI。     

远程无噪传送高速ADC数据

在A/D转换领域,人们希望用最少的线传送数字数据到下游。有时涉及到的问题是ADC串行数据输出能力。然而,解决方案是向ADC本身提出的问题。串行输出ADC往往速度比较低,这是由于传统串行总线固有限制所致。这样的总线往往采用单端发信,这可能成为周围电路的EMI源。这容易受周围电路共模噪声影响,导致数据传输的误差。解决问题的一种办法是采用LVDS(低电压差分信号)数据总线。图1示出带LVDS输出的ADC框图,驱动一个ASIC或解串器。此处ADC以LVDC信号格式输出串行数据流。在接收端,LVDS就绪ASIC或解串器恢复N位输出。在上电时序…     

基于LVDS的长线传输模块设计

针对并行长线数据传输速度过慢的实际情况,文中介绍了一种基于LVDS串行总线长线传输模块设计。系统采用FPGA作为主控芯片,采用高速串行数字接口自适应电缆均衡器和电缆驱动芯片,增强长线电缆驱动能力,提高了LVDS数据传送的距离。其中通过双绞线电缆、光纤,DS92LV1023和DS92LV1224型号的LVDS芯片与驱动芯片CLC001和CLC006相互配合能使数据传输100米。该系统已投入使用,其性能具有较高可靠性、很强的应用价值。     

基于高速并行LVDS总线在视频处理系统中的应用研究

在总线的应用分析的基础上,针对高速并行LVDS总线进行了仿真分析。首先建立了高速并行LVDS总线传输模型,对比了总线上各接收位置上信号的时域波形;然后进一步分析了各接收端抖动的变化情况,并深入讨论了造成抖动增大的主要原因和改进总线设计的方法,该结论对高速并行LVDS总线的设计提供了有效的预估和指导。     

SPI总线数据远距离传输实现

SPI总线是一种应用广泛的短距离串行同步通信协议,针对SPI总线数据不能进行远距离传输的问题,本文介绍了采用RS422／RS485通信协议,利用MAX3045和MAX3093芯片构成RS422／RS485收发电路,将SPI总线数据由单端不平衡传输方式转换为双端平衡传输方式,利用5类双绞线作为传输介质,使得SPI总线数据可靠传输距离延长至1200m,扩展了SPI总线的应用范围。     

松下M17机心彩电I~2C总线控制原理

<正> I~2C总线实质上是仅由一根串行的数据线(SDA)和一根串行的时钟线(SCL)组成的具有多端控制能力的双线双向串行数据总线。总线上各种器件或模块通过SDA和SCL两条线按照一定形式的通信协议进行寻址和信息传输,且在信息的传输过程中,每个器件或模块既可以是主控器(即初始化一次传输、产生时钟信号和终止传输的器件)或被控器(被主控器寻址的器件),也可以是发送器(在总线上发送信息的器件)或接收器(从总线上接收信息的器件),这完全取决于各器件或模块所要完成的功能。 I~2C总线具有以下特点:(1)总线上信息的传输只需要SDL和SCL两条线,而且是串行双向传输;(2)I~2C总线是多重主控器总线,在总线上经常存在着主从关系,且总线上的每个器件以不同的单一地址用软件来存取;(3)所有I~2C总线兼容的器件都有标准接口,且总线上所有接口电路都采用了一种线与的方式连接,即各接口电路的输出端必须是开路漏极     

基于LVDS接口的PCM解码板设计

介绍了一种基于LVDS接口的PCM解码板的系统组成,重点说明了LVDS接口的各分层协议及基于FP-GA实现的PCM解码方法,讨论了LVDS总线以时钟和数据恢复技术解决限制数据传输速率的信号时钟参差问题。通过测试分析,该板在PCM解码的抗干扰能力及实现解码数据的高速、可靠传输方面均达到了系统提出的技术指标。     

Design of high speed LVDS transceiver ICs

The design of low-power LVDS(low voltage differential signaling) transceiver ICs is presented.The LVDS transmitter integrates a common-mode feedback control on chip,while a specially designed pre-charge circuit is proposed to improve the speed of the circuit,making the highest data rate up to 622 Mb/s.For the LVDS receiver design, the performance degradation issues are solved when handling the large input common mode voltages of the conventional LVDS receivers.In addition,the LVDS receiver also supports ...     

一种高速低功耗LVDS接收器电路的设计

介绍了LVDS系统链路结构及数据传输原理,分析了LVDS标准对接收器电路的需求,文中基于65 nm 数字CMOS工艺设计,实现了一种高速低功耗LVDS接收器电路。仿真结果表明,在2.5 V电源电压工作下,该LVDS接收器具有2 Gbit·s^-1的数据传输速率,平均功耗为3 mW。     

基于FPGA的LVDS传输链路的可靠性设计

在遥测系统中,LVDS接口作为许多采编、存储、测试台等设备的通信接口,有着传输速度高的优点,如果想保证数据传输的高效性与稳定性,必须确保LVDS传输链路的可靠性。在此次设计中,通过在硬件电路中增加阻抗匹配和均衡加重技术来提高电路的可靠性。在逻辑设计中,通过采用bit9和bit8标志位来区分有、无效数据与3路数字信号的方法来消除失锁现象,从而提高数据传输的稳定性。经过此方案设计,系统实现了以300Mbps/S的速率在30米屏蔽电缆中传输数据,误码率为零,提高了LVDS传输链路的可靠性与稳定性。     

基于EP9312的5种显示接口硬件构造方案

对于嵌入式系统的显示电路模块设计,要根据不同的显示屏类型来决定。对于一些可供多种产品研发的通用系统平台,要根据不同产品的需要设计成可支持多种的屏幕。文章以EP9312的系统平台为例,详细介绍了同时支持TFT、CSTN、DSTN、LVDS、VGA屏幕的显示模块的硬件设计。给出了硬件电路设计的方法及注意事项,有利于促进多种类型的屏幕在嵌入式设备中的灵活应用。显示模块在系统整合后运行稳定,经过实际测试表明,电路的设计符合了嵌入式系统的要求,满足了设计需要。目前该显示模块设计已在银税类终端产品上得到应用。     

一种抗辐射LVDS驱动电路IP设计

低压差分信号(Low Voltage Differential Signaling,LVDS)在航天通讯领域有着广泛的应用,为解决LVDS驱动器电路在宇宙辐射环境中的单粒子闩锁和总剂量问题,给出了低成本抗辐射解决方案,提出了一种改进结构的抗辐射加固技术,不仅解决了现有工艺下带隙基准电路的温漂问题,而且还可以利用设计的抗辐射单元库来满足抗辐射加固要求,简化了电路设计。基于0.18μm CMOS工艺模型库,利用Hspice进行仿真,该电路传输速率达到400 Mb/s,具有抗单粒子特性,满足航空航天领域对抗辐射LVDS驱动电路的使用要求。     

高可靠性远程数据传输系统设计

摘要：针对数据在远距离高速传输系统中存在的可靠性低的问题,提出了一种基于LVDS长线传输和8b/10b编码的解决方案。该设计以LVDS为数据传输接口,在硬件电路上加入均衡设计,补偿长线传输的损耗;在逻辑设计上加入8b/10编码,实现传输中的直流平衡,提高数据传输的可靠性。经验证,该系统工作稳定,串行数据以400Mb/s的速率,可实现在百米双绞电缆传输线或2km光纤传输线上的零误码传输。     

0.5μm CMOS 622Mb·s~(-1) LVDS驱动器芯片设计

文中采用0.5μm CMOS工艺设计并实现了LVDS驱动电路,整个电路由单端输入-差分输出转换电路、偏置电路、驱动输出电路和共模反馈电路组成。该电路芯片面积仅为0.47mm×0.35mm,测试结果表明,采用5V电源供电时直流功耗为30mW,输出电压摆幅及输出共模电平都满足TIA/EIA-644-A标准,电路最高工作速率高于622Mb·s~(-1),可以应用于LVDS传输系统。     

一种具有预驱动电路的低抖动LVDS驱动器

传统LVDS驱动器由于电源不稳定、驱动器与传输线之间阻抗不匹配等不良因素的影响,输出波形会出现抖动,质量下降.在传统LVDS驱动器的基础上,设计了一种新颖的LVDS驱动电路.该电路采用预驱动技术,控制输出电压的翻转和减少总输入电容,输出波形较为平滑.采用0.18μm工艺对电路进行仿真.结果显示,电路输出波形摆幅为0.345 V,输出共模电压为1.17V,总输入电容为72 fF.     

Architecture and Implementation of a Low-Power LVDS Output Buffer for High-Speed Applications

This paper presents a new detailed analysis of low-voltage differential signaling (LVDS) output buffers that are intended for use in high-speed integrated circuits. Three theoretically possible architectures of a LVDS output driver are discussed in rigorous detail, resulting in the recognition of the most power-conserving circuit configuration. An innovative realization of this identified low-power architecture is presented in this paper along with computer simulation results and test lab measurement data. The novel LVDS driver is designed using a unique hetero-junction bipolar transistor structure. Computer simulation results show total current consumption of 6.3 mA for the bipolar driver at a 1-GHz clock frequency while operating from a positive supply voltage between 1.7 and 3.3 V, as well as demonstrate full stage compliance with all the requirements of the IEEE 1596.3–1996 standard. The presented version of the buffer was utilized in a multiplexer/demultiplexer chip set that was fabricated in a modern 50-GHz-$f _T$SiGe technology. Test results of the LVDS output buffer taken from five different chip samples reveal high-quality output eyes with more than 0.99 UI opening and close matching between the measured parameters and simulation results.