共查询到18条相似文献,搜索用时 62 毫秒
1.
2.
设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环境下对电路进行了Spectre仿真。在2.5V单电源电压下,驱动0.5pF负载时,开环增益为71.1dB,单位增益带宽为303MHz,相位裕度为52°,转换速率高达368.7V/μs,建立时间为12.4ns。 相似文献
3.
4.
5.
6.
7.
为了保证运算放大器在深亚微米量级也能提供足够的增益,三级运算放大器的研究成为近年的热点内容。基于SMIC 0.18 μm工艺设计了一种三级运算放大器,前两级采用折叠共源共栅结构,在提供足够直流增益的同时增加了输入输出摆幅,并且采用DFCFC补偿方案使整体性能得到优化。在3.3 V电源电压下,负载为5 pF电容时,直流开环增益为155 dB,单位增益带宽达到了32 MHz,相位裕度为56.09°。仿真结果表明,设计的三级运算放大器具有较理想的频率响应和瞬态响应,并且所需的补偿电容值较小,芯片面积得到优化,较容易在CMOS工艺下实现。 相似文献
8.
9.
10.
11.
12.
13.
14.
一种低电压全摆幅CMOS运算放大器 总被引:4,自引:0,他引:4
提出了一种工作于 3 V电压、输入输出均为全摆幅的两级 CMOS运算放大器。为使放大器有较小的静态功耗 ,运算放大器的输入级被偏置在弱反型区 ;输出级采用甲乙类共源输出级 ,以达到输出电压的全摆幅。模拟结果显示 ,在 1 0 kΩ负载下 ,运算放大器的直流开环增益为 81 d B,共模抑制比 91 d B;在 3 p F电容负载下 ,其单位增益带宽为 1 .8MHz,相位裕度 5 9° 相似文献
15.
16.
17.
18.
基于2μm标准P阱CMOS工艺,实现了一种1.5V低功耗Rrail-to-Rail CMOS运算放大器.本运算放大器采用两对跨导器作rail-to-rail输入级,并运用电流折叠电路技术,将最低电源电压降到VT+3VDS.sat.运放同时采用一种适合于低电压要求的对称AB类推挽电路作rail-to-rail输出级,获得了高驱动能力和低谐波失真.芯片测试结果表明,在100pF负载电容和1K负载电阻并联条件下,运放的静态功耗只有270μW,开环电压增益,单位增益带宽和相位裕度分别达到了70dB,2.2MHz和60. 相似文献