首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 15 毫秒
1.
多核处理器的内存和Cache共享策略使内存访问延迟成为影响多核处理器性能的瓶颈,预取技术能够隐藏访问延迟,对提高多核处理器的性能有重要意义.分析并比较了一系列典型的预取策略,讨论了它们的优缺点,对几种新颖的基于硬件的多核预取技术提出了改进方案,讨论了在多核处理器体系结构下,预取策略面临的挑战和必须考虑的设计问题,为多核预取提供了创新的思路.  相似文献   

2.
党向磊  王箫音  佟冬  陆俊林  程旭  王克义 《电子学报》2012,40(11):2145-2151
为提高按序执行处理器的访存性能,本文提出一种预执行指导的数据预取方法(PEDP).PEDP利用跨距预取器对规则的访存模式进行预取,并在发生L2 Cache失效后通过预执行后续指令对不规则的访存模式进行精确的预取,从而结合两者的优势提高预取覆盖率.同时,PEDP利用预执行过程中提前捕获的真实访存信息指导跨距预取器的预取过程.在预执行的指导下,跨距预取器可以对预执行能够产生的符合跨距访存模式的地址更早地发起预取请求,从而改善预取及时性.此外,为进一步优化上述指导过程,PEDP使用更新过滤器有效去除指导过程中对跨距预取器的有害更新,从而提高预取准确率.实验结果表明,在平均情况下,PEDP将基准处理器的性能提升33.0%.与跨距预取和预执行各自单独使用相比,PEDP将性能分别提高16.2%和7.3%.  相似文献   

3.
一种异构多核处理器的并行流存储结构   总被引:4,自引:3,他引:1       下载免费PDF全文
 异构多核处理器可结合多种处理器体系结构的优势,既保留传统通用体系结构的灵活性,又拥有大量计算资源,可提供更高的峰值计算性能.YHFT64-3异构多核处理器中浮点处理部件18套,峰值计算能力强大,设计与之相匹配的存储系统是一项重大挑战.针对YHFT64-3处理器,本文提出了一种并行流层次存储结构,深入阐述了如何体现应用特点、支持并行数据流处理的存储系统的设计思想和方法,从多个层次实现对并行数据流的挖掘或捕获.测试结果表明,这种存储结构体现了应用特点,能够较好地发挥YHFT64-3处理器的性能,同频情况下(500MHz),YHFT64-3比YHFT64-2性能高2—3个数量级,与1.6GHz的Itanium2性能相当,但代价更低.  相似文献   

4.
文章结合NCS处理器的设计,提出了一种预取控制模型,该模型充分利用多相时钟的配合完成了指令和预取,有效的消除了处理器的访内瓶颈,通过测试程序的运行,证明该模型是有效的;还讨论了该模型的具体电路实现,这对于研制我国具有独立自主版权的处理器具有重要意义。  相似文献   

5.
应用预取策略的行缓冲指令Cache设计   总被引:1,自引:0,他引:1  
行缓冲是一种有效的低功耗方案,但其极大地降低了处理器的运算性能.设计并实现了使用预取策略的行缓冲Cache,使用一个缓冲行来预取存储在L1 Cache中的指令,从而降低了行缓冲结构中由于容量缺失而造成的流水线停顿,提升了处理器的运算性能.以Leon2的VHDL模型为试验环境进行了验证,带有预取策略的行缓冲结构较原来的结构平均提升了12.4%.  相似文献   

6.
朱玉飞  戴紫彬  徐进辉  李功丽 《电子学报》2017,45(12):2957-2964
以信息安全设备的密码应用需求为基础,融合流体系结构处理器基本架构,设计出流体系结构密码处理器.文章主要研究和设计影响该处理器性能的瓶颈--流存储系统.此系统针对专用密码处理器的存储特点,并采用可配置化设计,满足密码应用对处理器存储系统灵活高效的要求.同时,该设计将层次化-分布-分体式存储、多数据通道流水并行化访存、流访存调度策略相结合,优化存储系统的访存效率,以提高该处理器的整体性能.研究结果表明,相比于典型密码处理器的存储设计,该设计的访存效率最高可提升约6倍.  相似文献   

7.
为了解决低成本低功耗微处理器(Micro Control Unit,MCU)中嵌入式Flash读取速度的问题,基于预取和缓存原理,采用位宽扩展技术和改进预取技术相结合的方式,设计了具有预取加速功能的Flash控制器。实现Flash特定接口协议与高级高性能总线(Advanced High-performance Bus,AHB)协议的转换,提高处理器取值效率,提升系统性能。设计了完善的读写保护机制,以保护用户程序。同时搭建片上系统(System on Chip,So C)仿真实验平台验证设计的正确性,实验结果表明,本设计最多提高了16.3%的取指效率,并在实际样片中得以验证。  相似文献   

8.
在多核处理器中,硬件预取技术是解决存储墙问题的主要技术之一,是对高速缓冲寄存器的优化.但是现有的预取技术大多只考虑内存密集型程序的性能优化,而忽视了非内存密集型程序因预取而受到的干扰.针对这个问题,本文提出基于分类的预取感知缓存分区机制,利用自适应预取控制和缓存分区技术,可以动态调整预取的激进程度和合理分配共享缓存,该机制使用Champsim进行仿真实验.实验结果表明该机制可以有效提高非内存密集型程序的吞吐量,减少核间干扰,提高系统的性能和公平性.  相似文献   

9.
流媒体服务系统中一种基于数据预取的缓存策略   总被引:1,自引:0,他引:1  
具有 VCR 功能的流媒体服务系统由于请求的随机性会影响用户的点播体验,该文结合数据预取机制以及基于分段的缓存策略计算出用户点播延迟的期望,给出一个较优的缓存管理策略,并通过在线计算逼近最优解,同时在缓存已知的情况下,给出相应的数据预取算法,利用缓存和预取两种数据获取方法的相互协作减小客户端点播延迟,提高缓存效率.仿真结果证实了所提算法的有效性.  相似文献   

10.
嵌入式Flash由于成本、存储密度等优势日益成为微控制器中重要的程序、数据存储器.然而嵌入式Flash相对较慢的读取速度,制约着微控制器的整体性能,因而提升Flash中指令和数据的读取性能十分重要.为了提升微控制器中嵌入式Flash的读取性能,提出了一种基于缓存和预取的Flash控制器,并对当前缓存和预取的不足进行优化.针对现有缓存适配性差的问题,提出缓存行长自适应技术进行优化.针对传统方式访问组相联缓存时缺失代价和功耗高的问题,提出路命中预测技术进行优化.针对现有预取技术准确性低的问题,提出跨步预取技术进行优化.最后,设计并实现了一款嵌入式Flash控制器,并集成到SoC系统中,搭建了验证平台进行功能仿真和FPGA验证.实验结果表明,采用缓存行长自适应技术后,处理器读取嵌入式Flash的性能得到明显提升(103%);采用路命中预测技术后,处理器读取嵌入式Flash的性能得到进一步提升(2%).采用跨步预取技术后,DMA读取嵌入式Flash的性能得到明显提升(50%).  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号