量子元胞自动机全加器的布尔差分测试法

根据布尔差分测试法的基本原理以及量子元胞自动机(QCA)的缺陷特性,提出一种适用于QCA的测试方法。以QCA 1位全加器为例,采用QCA Designer软件,验证该方法的有效性与可行性,并与Tahoori等人提出的QCA电路测试法进行比较。结果表明,新设计的布尔差分测试法具有高故障覆盖率和易测性等优点,对未来复杂QCA电路的测试有一定的借鉴作用。     

量子元胞自动机全加器的性能分析与设计

作为一种新型的纳米器件,量子元胞自动机（Quantum-dot cellular automata,QCA）有望取代传统CMOS器件.本文总结了目前已提出的三种全加器（Full Adder,FA）架构,通过概率转移矩阵（Probabilistic Transfer Matrix,PTM）分析找出其中最稳定的架构,进一步地,利用这三种全加器分别构建串行加法器,并从复杂度、不可逆功耗、成本等方面进行比较,结果发现性能最优的全加器架构为MR Azghadi FA.随后,选择该架构提出了一种针对全加器的新型逻辑门和共面QCA全加器电路,并应用此全加器设计了多位串行加法器,经对比分析表明,本文所提出的全加器电路在面积、元胞数和功耗等方面均有较大改进,且具有很好的扩展性.     

基于SRAM FPGA的MuxTree结构模型的可容错全加器的设计

在SRAM FPGA的MuxTree结构模型的基础上，进行了一个具有容错功能的一位全加器的设计和实现。文中介绍了MuxTree结构模型的原理，并给出了基于该结构模型容错全加器的设计过程及系统逻辑构成。同时，对该容错系统进行了功能和时序仿真，验证了MuxTree结构容错系统的可行性。     

量子元胞自动机共面五输入择多门结构的分析与设计

量子元胞自动机（Quantum-dot Cellular Automata,QCA）是一种具有新型计算范式的纳米器件,它是未来有望替代传统CMOS器件的有力竞争者之一.本文首先从QCA器件的功耗角度出发,对影响半径为41nm的QCA共面系统中元胞的耦合度进行建模,根据元胞之间的位置关系构造QCA门结构模型,据此对现有的共面五输入择多门进行分类,通过性能分析总结其结构特点,以此设计出一个新的低功耗五输入择多门,测试结果表明该结构功耗最低且其他性能也相对较优.另外,为验证所提出五输入择多门在电路中的性能,本文选择MR Azghadi全加器设计了一款共面QCA全加器,与同类加法器相比性能也最优.     

基于量子细胞自动机的数值比较器设计

量子细胞自动机(QCA)可以构建逻辑门和QCA线。该文基于QCA设计了1位,4位和8位数值比较器,并用QCADesigner软件进行模拟。结果表明,所设计的电路具有正确的逻辑功能。通过对电路所需细胞数、面积和时延三方面性能分析,表明所设计的电路时延并不随输入位数呈线性增加,因而所设计的电路具有良好的时延性。     

基于改进五输入择多门的QCA全加器设计及应用

量子元胞自动机(Quantum-dot cellular automata,QCA)是一种新兴的纳米技术.本文基于改进的五输入择多门,设计出一个全加器,在保持正确逻辑功能的基础上较以往的全加器有一定优势.应用该全加器设计加法器和乘法器,结果表明在某些性能上有显著提高.     

基于量子细胞自动机的全加器实现

基于量子细胞自动机的双稳态特性和数字电路,设计了异或门和加法器,采用半经典仿真方法对其进行了仿真,并与Tougaw等人设计的异或门和全加器进行了比较,结果显示在能实现同样的异或和加法功能的情况下,电路结构较为简单且使用的QCA数目大大减少,在规模上只有Tougaw设计的电路的一半左右,这对于减小以后设计的更复杂电路的规模有较大的借鉴意义。     

基于QCA的五输入Majority门设计及应用

Majority门作为多数逻辑电路的基本逻辑单元,其性能直接影响整体电路的质量.使用量子元胞自动机（QCA）设计Majority门具有结构简单的优点.本文提出了一种三层电路实现五输入Majority门的设计,并以此设计了全加器,进一步应用于多位加法器和乘法器中,与已发表的电路设计比较表明,其版图使用面积和元胞数有明显的减少,加法器元胞数和面积改进最高可达43%和87.2%,乘法器元胞数和面积改进最高可达48.2%和100%.     

CMOS集成电路应用讲座——第六讲 CMOS运算电路

CMOS运算电路可以分逻辑运算电路和算术运算电路两类,C660四异或门和C663四位数字量值比较器是逻辑运算电路中两个典型的电路.算术运算电路包括C661双全加器、C662四位超前进位全加器、CH14560 NBCD全加器及CH14561"9"补码电路和J690 BCD比例乘法器等.     

量子三值全加器设计

量子多值加法器是构建量子多值计算机的基本模块.通过认真分析三元域上加法的运算规则及带进位加法的真值表,通过设置扩展三值Toffoli门的控制条件有效实现一位加法在各种情况下的进位,利用三值Feynman门实现一位加法的求和运算,由此设计出一位量子三值全加器,再利用进位线将各位量子全加器连接起来构造出n位量子三值全加器.与同类电路相比,此量子全加器所使用的辅助线及量子代价都有所减少.