应用于4G-LTE无线通信系统的F类高PAE射频功率放大器

为了有效实现高谐波抑制并提高功率附加效率,提出了一种适用于4G-LTE无线通信系统的高效F类功率放大器。该功率放大器使用了低电压p-HEMT晶体管和小型微带抑制单元,能够在低射频输入功率下产生n次谐波抑制和较高的功率附加效率（power added efficiency,PAE）。采用谐波平衡法对提出的功率放大器进行了仿真分析,并对其进行了实际制造。通过实际测量对仿真结果进行了验证。测量结果显示,提出功率放大器的工作频率为1.8 GHz,带宽为100 MHz,平均PAE为76.9％,且具有2V的极低漏极电压。射频输入功率范围分别为0-12 dBm时,最大输出功率和增益分别为23.4和17.5 dBm。     

一种2~20 GHz超宽带高效率功率放大器

基于0.25 μm GaAs pHEMT工艺,设计了一种2~20 GHz的超宽带高效率功率放大器。该功率放大器采用非均匀分布式结构,可以为各级晶体管提供最佳负载阻抗。引入了漏极并联电容,以平衡输入与输出传输线的相速度,提高了输出功率和效率。在栅极引入了RC并联电路,能提高输入传输线的截止频率,保证电路稳定。仿真结果表明,在2~20 GHz的频带范围内,该功率放大器的增益为(10.7±1.2) dB,输入回波损耗小于-10 dB,饱和输出功率为28.8~29.7 dBm,功率附加效率(PAE)为33%~47%。     

一种55 nm CMOS 5 GHz高效E类射频功率放大器

为了减小功率放大器的功率损耗、提高功率附加效率,基于TSMC 55 nm CMOS工艺,设计了一种工作频率为5 GHz的高效率E类射频功率放大器。采用包含驱动级的两级电路结构,提高了电路的功率增益。对负载回路进行优化设计,改善了漏极电压与电流波形交叠的问题,进而提升了效率,同时降低了漏极电压的峰值,缓解了晶体管的击穿压力。仿真结果表明,电源电压为2.5 V时,该放大器的输出功率为21.2 dBm,功率附加效率为53.1%。     

一种60 GHz CMOS高效率功率放大器

为了满足短距离无线高速传输的应用需求,基于SMIC 90 nm 1P9M CMOS工艺,设计了一种可工作在60 GHz的功率放大器(PA)。该PA为单端三级级联结构。采用顶层金属方法,设计具有高品质因子的小感值螺旋电感,用于输入、输出和级间匹配电路,以提高电路的整体性能。通过减少传输损耗和输出匹配损耗,提高了附加功率效率。仿真结果表明,在1.2 V电源电压下,该PA的功率增益为17.2 dB,1 dB压缩点的输出功率为8.1 dBm,饱和输出功率为12.1 dBm,峰值功率附加效率为15.7%,直流功耗为70 mW。各性能指标均满足60 GHz通信系统的要求。     

一种高效率2.4 GHz CMOS E类功率放大器

基于IBM SOI 0.18 μm CMOS工艺,设计了一种高功率附加效率(PAE)的E类功率放大器,由驱动级和输出级两级构成。驱动级采用E类结构,使输出级能更好地实现开与关。输出级采用电感谐振寄生电容,提高了效率。输出级的共栅管采用自偏置的方式,防止晶体管被击穿。两级之间使用了改善输出级电压和电流交叠的网络。仿真结果表明,在2.8 V电源电压下,工作频率为2.4 GHz时,功率放大器的输出功率为23.17 dBm,PAE为57.7%。     

星载氮化镓功率放大器设计

介绍了星载L波段高效固态功率放大器设计。放大器由EPC电源和射频链系统组成。电源主要提供射频电路和低频控制电路所需工作电压,同时接受母线控制指令以及遥测数据。射频链由驱动级、中功率放大器和高功率电路组成,同时还包括控制电路、检波电路、隔离器等。为了获得大功率和高效率,整机中高功率模块采用CREE公司的CGH40045氮化镓器件为放大单元,利用其大信号模型和ADS电路设计软件,采用L型阻抗变换网络,把输出阻抗的虚部电抗结合到输出匹配电路中,完成基波匹配和二次谐波的调谐。设计中还包括消除低频和射频振荡的电路。在连续波测试中,末级放大器模块在Vds为28V、Vgs为-2.8V、工作频率1.2GHz条件下,模块输出功率58W,效率68%,增益为19dB。在100MHz带宽内,增益平坦度小于0.8dB。放大器整机在1.15~1.25GHz范围内输出功率大于50W,效率大于50%,整机增益大于47dB。在从-20~60°C全温范围内,放大器整机功率最大变化小于0.6dB。     

不同层面缺陷地对功率放大器的影响

论述了位于不同层面的缺陷地结构(DGS)应用于功率放大器的设计。一种是在微带线的两侧接地面刻蚀DGS,另一种是在微带线的背面接地刻蚀DGS,通过ADS Momentum仿真确定DGS的尺寸,并将这两种DGS应用到一款4 W功率放大器中进行仿真和实际制板测试。实测结果显示在微带线两侧接地面刻蚀DGS的功率放大器在输出功率为34.76 d Bm时改善二次谐波13 d B,且输出功率和功率附加效率(PAE)优于不刻蚀DGS的功率放大器。在微带线背面接地面刻蚀DGS的功率放大器在输出功率为34.21 d Bm时改善二次谐波28 d B,由于DGS结构改变了正面微带线的特征阻抗,所以输出功率和功率附加效率低于不刻蚀DGS的功率放大器。     

基于二次谐波注入的Doherty功率放大器

针对传统Doherty放大器在提高效率后会恶化线性指标的关键问题进行了分析与讨论。提出了一种基于二次谐波注入（SHI）的Doherty结构。采用GaN功率管CGH21240的仿真模型,设计了一款Doherty功率放大器。仿真结果显示,该放大器的效率在输出大于50dBm后可以达到47％以上,比平衡式放大器改善约15％;三阶交调在输出为53dBm时仍低于-30dBc;在输出为50dBm时,比未采用二次谐波注入改善约10dBc。该放大器结构简单,且实现了效率和线性的同时改善。     

双频高效功率放大器设计

为了提高多模通信系统前端放大器的利用率问题,基于复合左右手传输线的理论,提出了一种双频高效功率放大器的设计方法。采用负载牵引和源牵引法确定放大器高效工作状态的最佳负载阻抗和最佳源阻抗,利用复合左右手传输线的频率偏移和非线性相位来设计放大器匹配网络。通过ADS软件仿真,放大器同时工作在0．5GHz和1．2GHz的频率点时,输出功率分别为39．9dBm和37．9dBm,工作效率分别为55．7％和51．3％。     

动态偏置射频功率放大器设计

本文采用电子设计自动化(EDA)软件对动态偏置射频功率放大器进行仿真设计.详细介绍了动态偏置功率放大器的工作原理及其实现方法.文中根据输入信号的功率变化对末级场效应管漏极偏压进行动态控制以获得更高效率,该方法结构简单且实用性强.仿真结果表明该功率放大器对于2.0175GHz的TD-SCDMA调制信号,在整个输入功率变化范围内,功率附加效率(PAE)与传统的功放相比提高了5-12%左右.     

基于负载牵引技术的射频功率放大器设计

本文描述了微波电路中基于负载牵引技术的WLAN功率放大器的设计方法。笔者采用CMOS工艺设计了两级差分放大电路,并对该差分放大电路进行负载牵引。在此基础上,我们设计了输入输出匹配网络,最后使用ADS软件进行整体仿真。结果表明,在1．8V电源电压下,放大器增益为29dB,1dB压缩点的输出功率为18．3dBm,功率附加效率为16．8％,满足系统指标要求。     

射频功放的立方预失真线性化技术

预失真技术是射频功率放大器线性化技术中的一种,与其他线性化技术相比具有电路简单可靠、性能优良、成本低廉等优点。立方预失真技术是其中的一种,该技术易于设计调试,且性能优良。对射频功率放大器的非线性特性进行了深入的理论分析,剖析了非线性失真产生的根源。说明了预失真技术的工作原理和结构,重点讨论了立方预失真器的原理和结构,并且给出了理论和实际系统的仿真结果。     

基于嵌套负载牵引技术的超宽带高效功放设计

提出了一种基于嵌套负载牵引技术的多倍频程功率放大器的设计方法。与传统的负载牵引技术不同,该方法考虑了基波阻抗与二次谐波阻抗之间的相关性,能够提供更精确的设计区域。它不仅可以研究带内谐波对功放多倍频性能的影响,而且可以改善设计空间,使宽带匹配网络设计更加方便。为验证该方法的可行性,设计并实现了一款超宽带功率放大器。实验结果表明,在0.3~3.2 GHz(相对带宽165.7%)频段内,漏极效率为61.8%~73.6%,输出功率为40.2~42.6 dBm,实现的功放面积为7.4 cm×3.0 cm,与其它性能相近功放相比,面积明显减小。     

1.95GHz Doherty功率放大器设计

基于SMIC 0.18 μm RF CMOS工艺,设计了一款1.95 GHz的Doherty功率放大器.为了保持两路功放相位最大一致性,主功放(PA1)和辅功放(PA2)采用了同一种CMOS功率放大器,仅改变其偏压使其工作在不同模式.CMOS功率放大器为工作于AB类的两级放大电路,集成了输入和级间匹配网络;功分器以及λ...     

基于Volterra 级数快速设计AB 类射频功放偏置电路

AB类是兼顾射频功率放大器线性度和效率的一种偏置类型,偏置电路对AB类功率放大器的性能有很大影响。为达到最优性能,通常偏置电路的参数需要通过多次试验来确定。本文提出了一种基于Volterra级数的优化设计方法,该方法利用Volterra级数和基尔霍夫电流定律(KCL),可以计算出兼顾放大器效率和线性的最佳输入偏置。由此可以在设计过程中快速确定最佳偏置参数,从而简化了设计和调测的过程。流片测试结果验证了这种设计方法的有效性。     

一种饱和功率为21dBm，峰值效率为35%的应用于900MHz RFID阅读器的CMOS线性功率放大器

本文在CMOS 0.18μm Mixed Signal工艺上实现了工作于900MHz的两级差分线性功率放大器,该功放工作于class AB状态。本文探讨了低压下输出匹配和谐波抑制网络,以提高功放的输出功率及效率,降低输出谐波。测试结果表明,在1.8V的电源电压下,功放在900MHz频率的输出饱和功率达到21.1dBm,输出1dB压缩点的功率为18.4dBm,峰值功率增加效率为35.4%,功率增益为23.3dB,各谐波分量也得到很好的控制。两级功放加上PAD的芯片总面积为1.2×0.55mm2。通过单芯片测试以及基于原型机的测试结果表明,该功放可以满足UHF RFID阅读器的应用。     

A 900 MHz,21 dBm CMOS linear power amplifier with 35% PAE for RFID readers

A two-stage differential linear power amplifier(PA) fabricated by 0.18μm CMOS technology is presented. An output matching and harmonic termination network is exploited to enhance the output power,efficiency and harmonic performance.Measurements show that the designed PA reaches a saturated power of 21.1 dBm and the peak power added efficiency(PAE) is 35.4%,the power gain is 23.3 dB from a power supply of 1.8 V and the harmonics are well controlled.The total area with ESD protected PAD is 1.2×0.55 mm~2.Sy...     

新型缺陷地结构改善射频功率放大器的性能

提出了一种新型的缺陷地结构,并将这种新型的缺陷地结构应用于实际所设计的射频功率放大器中.这种新型的缺陷地结构,蚀刻在射频功率放大器的偏置线下面的地平面和输出匹配电路后方的地平面,经过最后和不加这种结构的射频功率放大器进行比较和测试验证,证明成功的抑制了射频功率放大器的二次、三次谐波.     

一种新的OFDM系统功放线性化提高方法

在OFDM系统中,围绕基带预补偿解决功放线性化问题,提出了一种简单可行的盲扫反映射方法。此方法根据功放特性及预补偿原理,通过训练功放特性量化查询表地址并更新补偿值。理论分析及仿真表明此方法节省了硬件资源,提高了预补偿器的补偿能力。     

高效率Doherty功率放大器的研究与设计

针对目前第三代通信系统中OFDM信号的高峰均比特性,研究了高效率的Doherty功放结构.用ADS对Doherty功放和传统的AB类平衡放大器进行了仿真对比,然后对两者实物进行了测试,结果表明当Doherty功放在功率回退6 dB的情况下仍能维持37%的功率附加效率,此时三阶交调系数能达到-42 dBc,适用于第三代无...