共查询到18条相似文献,搜索用时 125 毫秒
1.
Rick Downs 《电子设计技术》2007,14(6):172-172,174
运算放大器输出级极限 运算放大器的轨至轨运行是指其输入级或输出级,或者是指其输入级与输出级.作为驱动SAR ADC输入端的一个缓冲器,我们更关注运算放大器轨至轨的输出能力. 相似文献
2.
3.
基于IBM SOI 0.18 μm CMOS工艺,设计了一种高功率附加效率(PAE)的E类功率放大器,由驱动级和输出级两级构成。驱动级采用E类结构,使输出级能更好地实现开与关。输出级采用电感谐振寄生电容,提高了效率。输出级的共栅管采用自偏置的方式,防止晶体管被击穿。两级之间使用了改善输出级电压和电流交叠的网络。仿真结果表明,在2.8 V电源电压下,工作频率为2.4 GHz时,功率放大器的输出功率为23.17 dBm,PAE为57.7%。 相似文献
4.
基于IBM SOI-0.18μm CMOS工艺,实现了高PAE的Class-E功率放大器.此放大器由两级构成.在输出级采用了负电容技术,抵消寄生电容,提高效率.输出级的共栅管采用自偏置,防止晶体管被击穿.驱动级采用Class-E结构,使得输出级能更好地实现开与关.两级之间使用了改善输出级电压和电流交叠的网络.通过使用这些技术,在2.8V电源电压下,功率放大器工作在2.4GHz的时候,输出功率为23.44dBm,PAE为58.99%. 相似文献
5.
〖JP+1〗CMOS运算放大器是红外探测器系统读出电路的重要模块,其性能直接影响红外读出电路性能。本文设计了一款适用于高速读出电路的输出级运算放大器,在负载电阻100 kΩ,负载电容25 pF的条件下,使读出电路的工作频率大于20 MHz。输出级运算放大器由折叠共源共栅差分运放和甲乙类推挽反相运放级联构成。折叠共源共栅差分运放可以实现电路高增益、大输出电压范围和高输出阻抗,同时可以有效减小放大器输入端的米勒电容效应。甲乙类推挽反相运放具有高电压电流转换效率,可以灵活地从负载得到电流或者向负载提供电流,实现高电流增益,驱动大负载。两级运放之间通过米勒电容实现频率补偿,保证运放的稳定性。本文设计的高速输出级运算放大器基于SMIC 018μm工艺设计,最终实现指标:功耗不大于10mW,运放增益>84dB,相位裕度79°,单位增益带宽>100 MHz,噪声78 μV(1~500 MHz),输出电压范围1~5 V,建立时间<15ns。通过设计高速输出级运算放大器,红外读出电路的读出速率和帧频得到有效提高。 相似文献
6.
7.
设计实现了一种基于0.6μm BCD工艺的40 V高压输出自稳零运算放大器。该运算放大器采用了时间交织自稳零结构,实现了对输入失调电压的连续校准,同时使用40 V耐压PDMOS管和NDMOS管,实现了ClassAB结构的高压输出。运算放大器的输入级和自稳零校准电路采用0.6μm普通MOS管实现,均工作在5 V电源电压下;放大级和输出级中部分晶体管采用非对称结构的40 V DMOS管,实现了高压输出。整体电路中只有DMOS管的漏源电压承受40 V的耐压,其余MOS管的各端电压均在正常的工作范围内,没有耐压超限风险。前仿真结果表明,该运算放大器在5 V和40 V双电源电压下工作正常,输入失调电压为0.78μV,输出电压范围为3.0~37.7 V,等效直流增益为142.7 dB,单位增益带宽为1.9 MHz,共模抑制比为154.8 dB,40 V电源抑制比为152.3 dB,5 V电源抑制比为134.9 dB。 相似文献
8.
常见耳放的电路结构主要有以下三种方式:电子管放大、运算放大器+扩流以及晶体管全分立元件。这里选用JLH1969晶体管全分立元件电路制作耳放的原因,一是电路简单经典,容易制作,二是OTL电路的输出电容可以对耳机进行有效地保护。 相似文献
9.
与工艺无关的Rail-to-Rail CMOS运算放大器 总被引:1,自引:0,他引:1
设计了一种与工艺无关的Rail-to-Rail运算放大器,它采用一种新型的与工艺无关的恒跨导Rail-to-Rail输入级结构,输入级的P管对和N管对的宽长比不需匹配特定的工艺。同时,还采用了前馈AB类控制的rail-to-rail输出级,以保证输出绢有大的动态输出范围和较强的驱动负载的能力。在电源电压为2.7V时,整个运算放大器在0.35μmAlcatel工艺和0.6μm无锡上华工艺下模拟,其输入级跨导偏差分别为7%和14%,直流增益分别为87.9dB和78.4dB,单位增益带宽分别为14MHZ和9MHZ,相位裕度为67度和75度。 相似文献
10.
11.
12.
采用SMIC0.18μm3.3V CMOS工艺,实现了单相电源Ⅰ类线性音频功放的设计。为了提高AB类功放的效率,设计了一种新型结构的Ⅰ类线性音频功放,并理论推导了它的效率。Ⅰ类音频放大器中的电源转换器能根据输入音频信号连续调节AB类功放的功率电源电压以减小功率管上的压降。为了使单相电源下PMOS和NMOS功率管功耗同时得到优化,设计了增益变化的信号处理电路。输出级采用桥式结构,并由三级运放构成以提高线性度。测试结果表明,该功放向8Ω阻性负载提供功率在小于270mW范围内时,总谐波失真与噪声之和小于0.45%,最大效率达到70%;功率在100mW范围内时,效率比AB类提高了一倍,且测试效率曲线与理论推导吻合。 相似文献
13.
在分析研究AB类运算放大器的输入和输出级构成原理基础上,提出一种与信号处理模块的输出端匹配并具有一定负载能力的缓冲器的设计。缓冲器采用了AB类运放结构,其输入级采用折叠式共射共基结构,输出级分别采用PNP管和NMOS管作为上拉管和下拉管,结合电路结构的改进使之具有轨到轨(rail-to-rail)的输出特性和很低的静态电流。设计的电路具有开环增益大、静态功耗小、带宽较高等特点。此运放已在1.5μmBCD工艺下实现。测试结果表明,静态电流仅为8.5μA,闭环带宽达200kHz,开环增益为100dB。 相似文献
14.
Carlos Muñiz-Montero Ramon Gonzalez Carvajal Alejandro Díaz-Sánchez Jose Miguel Rocha-Pérez 《Analog Integrated Circuits and Signal Processing》2007,53(2-3):81-95
Four continuous-time strategies to improve the speed–accuracy–power tradeoff in CMOS amplifiers by using low-power offset-compensation circuits are presented. The offset contribution at the output voltage is extracted and used to modify the DC component of the input voltage or the value of the active load, through low frequency feedback loops, which are realized using two transistors operating in weak inversion and a small capacitor. Because these circuits do not affect the bandwidth and allow using small transistors, the power consumption is greatly reduced with respect to an uncompensated amplifier of the same speed and offset behavior. The proposed strategies present reduced costs in area, power consumption and complexity, and a decrease in the low frequency noise contributions. MonteCarlo, HSPICE simulations results of common source, class AB and fully differential amplifiers, and experimental results of a class AB amplifier, all implemented in a 0.5-μm CMOS technology are shown. Statistical analyses of these strategies are also presented. Improvements up to 99.74% and 398.6% in the offset and the power consumption are respectively observed. 相似文献
15.
设计了一种新颖的恒跨导轨对轨CMOS运算放大器结构。输入级采用轨对轨的结构,在输入级采用4个虚拟差分对管来对输入差分对的电流进行限制,使运放的输入级跨导在工作范围内保持恒定。输出级采用前馈式AB类输出结构,以使输出达到全摆幅。仿真结果显示,在5 V电源电压和带有10 pF电容与10 kΩ电阻并联的负载下,该运放在共模输入范围内实现了恒跨导,在整个共模输入范围内跨导变化率仅为3%,输出摆幅也达到了轨对轨全摆幅,运放的开环增益为108.5 dB,增益带宽积为26.7 MHz,相位裕度为76.3°。 相似文献
16.
Mohsen Ayachi Stéphane Bouvier Michel Schaeffer 《Analog Integrated Circuits and Signal Processing》1995,7(3):261-272
A high speed CMOS current pulse amplifier cell with low input impedance, devoted to nuclear multichannel detectors where crosstalk is a serious problem, is presented. The symmetry of the circuit achieved with complementary transistors yields both an input and an output with low offset voltage, opening a large field of applications such as transimpedance amplifiers and therefore transimpedance operational amplifiers. 相似文献
17.
设计了一个轨到轨输入输出范围的低噪声运算放大器.在输入级采用电流补偿的方法来稳定该运算放大器在整个输入共模范围内的跨导,在输出级使用AB类的输出方法来提高运算放大器的输出范围,并运用双极晶体管比较低的闪烁噪声来改善该运算放大器的噪声性能,以此提高该运算放大器的动态范围. 相似文献
18.
Sudhir M. Gowda Bing J. Sheu Robert C. -H. Chang 《Analog Integrated Circuits and Signal Processing》1994,6(2):121-133
In this paper an input stage and an output stage are presented for application in low-voltage CMOS operational amplifiers. The input stage operates in strong inversion and has a rail-to-rail common-mode input voltage range. The transconductance (g
m
) is insensitive to the common-mode input voltage. The class AB output stage has a rail-to-rail output range. A class AB control circuit prevents any transistors in the output stage from switching off. This improves the large-signal high-frequency behavior and the step response of the amplifier. A complete two-stage Op Amp employing the proposed input and output stages was realized in a semi-custom CMOS process with minimum channel lengths of 10µm and transistor threshold voltages of approximately 0.7 V. The measured minimum supply voltage is 2.5 V. The measured input voltage range exceeds the supply rails and the output voltage reaches both rails within 130 mV. The unity-gain bandwidth of the complete Op Amp is severely limited by the long channel lengths. Simulations show that a unity-gain bandwidth of 7 MHz is feasible if 2.5µm channel lengths are used. 相似文献