共查询到10条相似文献,搜索用时 31 毫秒
1.
2.
论文根据一种改进的AES密码算法,提出了其低功耗ASIC设计与实现的方法。通过分析CMOS电路功耗产生原因,介绍了动态功耗管理、门控时钟和操作数隔离等低功耗设计方法,给出了该AES密码算法详细的低功耗实现方案。用Power Compiler做功耗分析后发现,优化后的功耗比优化前的功耗降低了43%,满足低功耗的要求。 相似文献
3.
基于ARM的嵌入式计算机系统的低功耗设计与实现 总被引:1,自引:0,他引:1
嵌入式计算机系统被广泛应用于便携式和移动性较强的产品中,而这些产品的低功耗设计的目标是在满足用户对性能需求的前提下,尽可能降低系统的能耗,延长设备的待机时间[1].基于ARM处理器的嵌入式计算机系统主要通过低功耗微处理器选择、接口驱动电路的设计、电源供给电路设计、动态电源管理等来实现系统的低功耗.该系统已经在产品应用,系统性能稳定,功耗很小. 相似文献
4.
低功耗方法在SoC芯片设计中的应用 总被引:1,自引:0,他引:1
SOC芯片设计在集成电路设计中占据重要位置,低功耗设计是SoC设计过程中的重要环节。本文首先全面分析了CMOS电路的功耗组成和功耗估计的相关理论,随后从各个设计层次详细分析了SOC芯片低功耗设计的理论及其实现方法。 相似文献
5.
6.
嵌入式系统低功耗设计研究 总被引:2,自引:0,他引:2
在嵌入式系统设计中低功耗设计是许多设计人员必须面对的问题,其原因在于嵌入式系统产品不是一直都有充足的电源供应,往往是靠电池来供电的,而且大多数嵌入式设备都有体积和质量的约束。另外,系统部件产生的热量和功耗成比例,为解决散热问题而采取的冷却措施进一步增加了整个系统的功耗。为了得到最好的结果,在系统设计时就必须考虑低功耗问题。系统的功耗设计涉及到软件、硬件、集成电路工艺等多个方面,这里分析了功耗产生的原因,从原理和实践上探讨系统的低功耗设计问题,综述硬件低功耗和软件低功耗的设计方法,给出实现低功耗设计的一种可行方法。 相似文献
7.
针对超大规模集成电路低功耗设计技术市场需求的迅速增大,提出了一种新的百万门级系统芯片低功耗设计流程,重点分析了芯片系统级、电路级、逻辑级与物理级四个不同的层次的低功耗设计方法,包括系统构架、时钟与功耗管理算法等低功耗关键技术。以某新型雷达SoC低功耗设计为例,采用SMIC 0.18 μm 1P6M CMOS工艺进行设计,版图尺寸为7.825 mm×7.820 mm,规模约为200万门。实验结果表明,在100 MHz工作频率下,采用新的低功耗设计流程后,前端设计阶段功耗降低了42.79%,后端设计阶段功耗降低了12.77%,芯片总功耗仅为350 mW。样品电路通过了用户某新型相控阵雷达系统的应用验证,满足小型化和低功耗的要求。 相似文献
8.
设计并实现了一个用于植入式心电监测的12位低功耗逐次逼近型模数转换器(SAR ADC)。针对低功耗的应用需求,提出了一种静态预放大比较器与动态预放大比较器分时工作的时分比较方案,在保证比较精度的基础上实现了低功耗。针对低采样率时的漏电问题,采用了异步自控制逻辑、双电源电压供电和晶体管的最小栅长堆叠等方法,降低了漏电功耗。设计的ADC采用65 nm CMOS工艺实现。仿真结果表明,采样率为1 kS/s时,信噪失真比SNDR在各工艺角下均不小于69.9 dB,有效位数为11.3位,功耗仅为30 nW,漏电功耗占总功耗的11%,性能优值FoM为11.8 fJ/(conv·step)。 相似文献
9.