S波段低相噪,高分辨DDS频率源的研制

直接数字式频率合成器（ＤＤＳ）是近期发展迅速的频率合成方法，具有分辨力、快速变频等优点。本文首先首倡ＤＤＳ原理和发散性能，其次分析ＤＤＳ与ＤＳ及ＰＬＬＲ 常见组合方案，并对ＤＤＳ附加ＰＬＬ方案进行分析和研究，最后实现了Ｓ波段低相噪、高分辨ＤＤＳ频率源。     

DDS—一种新型的频率合成技术（二）

ＤＤＳ的基本原理已在上一篇文章中作了介绍。本篇叙述利用ＤＤＳ技术设计的一些实用电路以及在通信产品中的应用。着重分析了ＤＤＳ／ＰＬＬ频率合成器的构成及其性能，为频率合成提供了一条新的途径。     

DDS在数字声音广播接收机中的应用

直接数字频率合成器（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒｓ，简称ＤＤＳ）是将先进的数字处理理论与方法引入信号合成领域的一项新技术，它具有精细的频率分辨率和毫微秒量级的频率转换速度，以及低相位噪声等良好特性，本文在叙述直接数字频率合成的原理及特点的基础上，研究了以ＤＤＳ为激励源的锁相式频率合成器的设计，并具体分析其在数字声音广播中的应用。     

直接数字频率合成器的频谱特性的分析

现代通信系统对合成源的技术指标提出了越来越高的要求，可变参考源驱动的锁相频率合成器是一种较好的解决方案。直接数字频率合成器（ＤＤＦＳ）作为可变参考源是比较理想的。本文对直接数字频率合成器（ＤＤＦＳ）的输出特性进行了讨论，并用傅里叶变换的方法对直接数字频率合成器（ＤＤＦＳ）的输出频谱的杂散进行了分析，得到了有相位舍位民政部下直接数字频率俣成器的杂散分布。     

用DDS实现快速跳频频综

本文介绍了跳频频率合成器的一种先进的设计方案，它综合了ＤＤＳ与ＰＬＬ的技术，可制成低相噪、小步进、低杂散、快速跳频的频率合成器，在电子对抗与侦收及商用通信等方面有广泛应用。     

DDS技术在频率合成器中的应用

介绍了一般的频率合成技术—锁相环技术和直接数字合成技术（ＤＤＳ）与锁相环技术相结合的一种新的频率合成器。说明了这种新的合成器具有较高的频率稳定度、准确度和分辨力，以及具有体积小、功耗低、操作方便等特点，因而有广泛的应用价值。     

通信机快速跳频频率合成器的研究

直接数字式频率合成（ＤＤＳ）具有分辨力高、转换速度快等优点，以ＤＤＳ技术为核心，结合其他频率合成方法，是实现快速跳频的最优方案，文中对ＤＤＳ激励ＰＬＬ的方案进行了性能分析和实验研究，实现了战术电台快速跳频频率合成器，其频率转换时间〈１０μｓ。     

利用DDS／PLL实现微波频率合成器

阐述了新一代频率合成技术－－直接数字频率合成技术（ＤＤＳ）的原理,并讨论了与锁相环混合构成频率合成器的两种方案,设计了一个微波频率合成器。     

DDS激励PLL跳频频率合成器的研究

直接数字式频率合成是最新的频率合成方法，它具有分辨力高、转换速度快等优点。本文首先分析了ＤＤＳ的杂散性能，其次分析了ＤＤＳ与ＤＳ、ＰＬＬ几种基本组合方案，对ＤＤＳ激励ＰＬＬ的方案进行了性能分析和实验研究。最后实现了ＶＨＦ波段快速跳频频率合成器，其频率转换时间〈１０ｕｓ。     

DDS＼PLL频率合成器在卫星数据通信中的应用

本文介绍了一种ＤＤＳ／ＰＬＬ混合型频率合成器,从相位噪声和杂散的角度出发,对它的性能进行了较详细的分析。最后提出了一种适用于卫星数据通信系统的具体方案。此频率合成器将国外产品化的直接数字频率合成器技术和传统的锁相环技术有机地结合起来,结构简单,频率分辨率高。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

以DDS为参考的PLL在现代电台设计中的应用

介绍了DDS(直接数字频率合成)技术及PLL(锁相环)频率合成技术的工作原理及特点,给出了现代电台设计中基于DDS的频率合成器的设计方案.采用DDS输出作为参考的PLL频率合成器非常适合用做现代电台的本振.     

基于DDS的锁相频率合成器设计

提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6~110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变。结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频。本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果。     

频率综合器的小型化设计

小型化是现代电子通信系统的一个重要的研究方向,射频信道的小型化设计重点是频率综合器的小型化设计。介绍了采用集成度很高的频率合成器芯片Si4133来设计频率综合器的方法、Si4133频率合成器芯片的工作原理和功能结构,以及在具体通信系统中以该芯片为核心的频率源的实现过程。测试结果显示,该频率源相位噪声较低、杂散低,满足设计和系统使用要求。     

基于PLL+DDS接收机系统频率合成器的硬件实现

结合PLL和DDS的优点,设计出了基于PLL+DDS方案的接收机系统频率合成器的硬件电路.借助EDA软件ADS和ADISimPLL软件对关键模块进行设计仿真.最后利用Cadence软件完成硬件电路的设计,测试结果表明该频率合成器达到指标要求.     

S波段DDS/PLL频率合成技术研究

DDS是一种数字波形合成技术，具有频率转换速度快、频率分辨率高、相位噪声低等优良性能，因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器，实现了一个用于S波段遥测接收机的DDS/PLL频率合成器，同时对DDS/PLL频率合成器的输出特性进行了理论分析，并给出了实验结果。     

DDS作为分频器在锁相环中的应用研究

通过对直接数字合成器在锁相环路中作为分频器应用的研究,使频率合成器可以在实现超细频率分辨率的同时达到高的频谱纯度。     

混合式频率合成技术在提高频谱纯度与扩频速度上的应用研究

单纯的DDS技术在与PLL技术在频率合成应用中各有优缺点，采用混合式频率合成技术可以将两者结合，做到取长补短。利用DDS激励PLL混合式频率合成技术实现了一种频率纯度较高、可快速数字扩频的频率合成器，并对设计过程中的问题进行了讨论。得到了优于传统技术的测试结果和频谱图。     

宽带跳频频合器关键指标的分析、仿真与实现

跳频通信是通信抗干扰的重要措施,跳频频率源是实现跳频通信的核心部件之一,低相位噪声和快速的频率转换锁定时间是跳频频率源的主要指标.总结了在宽带跣额频合器的设计中对相位噪声和锁定时间的分析方法和仿真结果,并采用基于DDS PLL技术的AD9956芯片,制作了S波段宽带跳频频合器,实现了宽频带、低相位噪声和快速锁定性能.     

一种低相噪宽带频率合成器实现

简述了宽带小步进频率合成器的常规实现方法。着重介绍了一种基于DDS＋PLL结构简洁的宽带小步进频率合成器。DDS在锁相环中用作小数分频器，对合成器的相噪指标进行了深入的分析，并详细阐述了合成器的设计思想和电路实现方法。结合要求给出合成器电路板的合理布局，同时完成了样机设计。测试结果显示，合成器具有大带宽、小步进、低相噪等特点，可应用于小型化的雷达信号模拟器。