一种应用于LTE协议的高速ΣΔADC的降采样滤波器

设计了一种应用于LTE协议的20 MHz带宽、12-bit精度ΣΔ模数转换器中的降采样低通数字滤波器,该滤波器采用一级梳状滤波器与两级半带滤波器级联的结构。基于低功耗设计考虑,降采样滤波器采用多相分解、CSD编码等技术,并对片内时钟偏差、串扰等进行优化以提高芯片的产率和可靠性。该设计在SMIC 00.13μm 1P8M标准CMOS工艺流片,测试结果表明芯片工作在11.2 V电源电压和500 MHz时钟频率时,在20 MHz的信号带宽内,带本滤波器的ΣΔADC的峰值SNDR和SNR分别为64.16 dB和64.71 dB,滤波器的功耗为4.8 mW。     

一种用于有线电视系统的螺旋滤波器

提出并实现了一种用于有线电视系统的螺旋滤波器结构,该滤波器中心频率为130 MHz,3 dB带宽设计为1.6 MHz,采用平行双腔的横向螺旋线耦合结构,结构加工比较方便,适合于大批量生产,设计中利用HFSS9.0软件对设计模型进行有限元全波分析,并通过实验加以验证,仿真和测试效果较好.     

二端网络声表面波滤波器电磁仿真分析及设计

为了模拟高频低损耗声表面波(SAW)滤波器的设计,该文采用二端口阻抗元2T结构建立了包含外壳及点焊线电磁响应的数学模型,并利用回路电流分析法,推导出该模型下的Y、S参数。且在该模型基础上用Matlab编写了程序,为某电台设计了一款频率为1 561 MHz,-1 dB带宽大于30 MHz,插入损耗小于2 dB,带外抑制大于40 dB的SAW滤波器,理论模拟与实测吻合较好,表明了此模型在设计高频低损耗SAW滤波器的可行性。     

基于慢波特性扇形SIW的可调带通滤波器北大核心

提出了一种具有慢波特性的扇形基片集成波导谐振腔,设计了一款小型化双频带通滤波器,相较于传统SIW带通滤波器,该滤波器小型化率为64%。通过引入金属盲孔结构实现了滤波器双频带中心频率的调节,同时,采用源负载耦合结构,在带外产生了4个传输零点,实现了滤波器的高选择特性。测试结果表明,滤波器的双通带中心频率分别为4.86 GHz和6.81 GHz,3 dB带宽分别为238 MHz和212 MHz,双频带插入损耗分别优于0.9 dB和1.1 dB,与仿真结果基本一致。     

2140MHz双模介质谐振滤波器的结构设计和仿

研究对于CDMA频段2 140 MHz的微波双模介质滤波器的设计原理和计算方法,同时使用高频结构仿真软件对所设计的滤波器进行了仿真分析.根据以往的双模结构,使用了利用切角进行双模耦合的新结构.所要求的滤波器的参数指标为:中心频率f0=2 140 MHz ,插入损耗IL<0.1 dB,带宽BW=10 MHz ,带内波动Ap<0.05 dB,100 MHz处带外抑制As>25 dB.仿真结果表明该结构可以更加有效地减小插入损耗,且体积比传统滤波器减小了很多,有利于器件小型化.     

基于OTA的有源G_m-C复数带通滤波器的设计

设计了一种基于OTA的有源Gm-C复数带通滤波器,用以实现射频前端芯片中的中频滤波和镜像抑制功能,该滤波器采用Gyrator结构,将低通原型滤波器中的集总电感用有源电感进行替换,并依据复数变换理论,对浮地电容和接地电容进行复数变换,实现带通滤波器.滤波器中心频率为4.1 MHz,1 dB带宽2 MHz,带内增益13.27 dB,1.5倍带宽处抑制在40 dB以上,镜像抑制度40 dB.Gm-C滤波器集成度高,功耗低,适合于高频应用,是当前集成中频滤波器的热点.     

一种高性能腔体带通滤波器的研究与设计

为了抑制CDMA800网络下行频段的噪声,利用HFSS和二维电路仿真软件AWR的协同仿真,设计了同轴腔体滤波器,该滤波器利用交叉耦合结构实现了边带外的高抑制性能。所设计滤波器中心频率为875MHz,带宽10MHz;插入损耗〈-0．25dB;回波损耗〉-20dB;带外抑制〉-80dB,满足了设计要求。仿真结果表明：该滤波器结构设计尺寸小、频带宽、带外抑制高、带内插损小等,在通信领域具有良好的应用前景。     

新型CRLH传输线带通滤波器设计

设计了一种新型双负介质传输线结构,该传输线结构具有负的磁导率和负的介电常数,同传统的混合左右手(composite right/left-handed,CRLH)传输线相比,该结构以更简单的构成、更小的尺寸实现了更好的左手媒质特性。应用该结构设计制作了一个任意可调双频带谐波抑制带通滤波器,测量结果显示:该滤波器第一个通带位于2.45 GHz,具有0.5 dB的插损和56%(1 400 MHz)的3 dB带宽;第二个通带位于5.8 GHz,具有1 dB的插损和27%(1 600 MHz)的3 dB带宽。这种CRLH传输线滤波器在无线通信、导航等多频带微波系统中具有良好的应用价值。     

一种用于14bit 50MHz流水线模数转换器的CMOS采样开关

分析了影响CMOS采样开关性能的非理想因素,针对14bit 50MHz A/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于SMIC 0.25μm标准CMOS数模混合工艺,采用Hspice对电路进行了模拟.模拟结果显示,在输入信号为23.3MHz正弦波,峰峰值为2V,采样时钟频率为50MHz,时钟上升/下降时间为0.1ns时,无杂散动态范围达到92dB,信噪失真比达到83dB;同时时钟馈通效应造成的保持误差由5.5mV降为90μV.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器.     

一种用于14bit 50MHz流水线模数转换器的CMOS采样开关

分析了影响CMOS采样开关性能的非理想因素,针对14bit 50MHz A/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于SMIC 0.25μm标准CMOS数模混合工艺,采用Hspice对电路进行了模拟.模拟结果显示,在输入信号为23.3MHz正弦波,峰峰值为2V,采样时钟频率为50MHz,时钟上升/下降时间为0.1ns时,无杂散动态范围达到92dB,信噪失真比达到83dB;同时时钟馈通效应造成的保持误差由5.5mV降为90μV.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器.