信源信道联合编码技术用于AVS传输的研究

针对误码信道和信源编码的统计特性,提出了一种基于AVS视频序列的联合编码技术,按照重要性对AVS视频层序列码流进行分组重排,信道编码器根据码流信息对其进行比重不等的保护措施,以较低复杂度的运算实现了码率的优化分配.实验表明,与现有的等差错保护相比,在高误码信道中能有效提高AVS码流抗误码性能.     

AVS视频一致性测试分析

根据AVS视频编码标准第4部分,首先简要介绍了AVS视频编码比特流的一致性测试定义和测试方法,然后重点讨论了AVS视频解码器的一致性测试方法和测试过程,并描述了一些测试码流的设计.     

音视频编码标准AVS

着重描述了AVS的技术特点,包括AVS视频编解码框架、AVS视频编码的核心技术、AVS视频码流层次结构以及AVS图像质量主客观评价。还对视频编码的主要技术指标与国际同类标准MPEG4/AVC进行了比较。以AVS为核心的数字视频产业链＂技术→专利→标准→芯片与软件→整机与系统制造→数字媒体运营与文化产业＂正在形成,AVS同MPEG 4/AVC正在同台竞争下一代视频压缩标准。     

桶形移位器在AVS熵解码器中的应用及仿真

AVS视频解码器作为一种媒体解码器,对实时性有较高的要求,这就要求解码器有较快的解码速度.针对这一技术需要,在AVS熵解码器的设计中,提出了一种用于码流截取的桶形移位器的设计方案.采用Verilog HDL语言进行设计和仿真,实现了码流的正确截取.本设计方案通过采用累加器和移位器的组合来实现数据传输,考虑了解码时延不同...     

SIP视频监控客户端在Linux平台的实现

设计与实现了以AVS算法为视频标准,在PC机上的Linux系统为平台的视频监控客户端.利用SIP协议作为控制协议,RTP协议作为传输协议,来接收网络上来自视频监控系统服务器端摄像头采集信号后进行编码工作的视频码流数据.然后将接收到的视频码流进行解码并且在屏幕上的多路画面显示.最后利用QT进行界面GUI设计.该客户端支持多平台移植,对视频监控嵌入式发展有积极的推动意义.     

AVS解码器中码流分割模块的硬件实现宰

提出一种基于AVS标准码流分割模块的硬件设计方案.简要介绍了码流分割模块的功能,根据码流特点进行硬件结构划分并重点阐述具体的硬件实现过程.采用Verilog HDL语言进行设计和仿真,实现了码流的正确解析,并与解码器其他模块结合通过了FPGA验证.仿真结果表明,整个硬件系统结构能在80 MHz时钟频率下完成30f/s(帧/秒)码流的实时解码.     

基于AVS标准的D1分辨力视频监控系统的实现

利用TI公司的TMS320DM6446作为监控系统的服务器来实现信号采集和AVS编码,用SIP协议来创建,控制管理和释放一个或者多个会话,这些会话结合RTP协议可以发送和接收视频数据.以PC机上的Linux系统为平台设计视频监控客户端,接收来自视频监控系统摄像头采集信号后进行编码工作的视频码流数据,然后将接收到的视频码流进行解码并且在屏幕上的多路画面显示,最后利用QT对客户端进行了界面GUI设计.     

AVS标准中的视频码流缓冲区校验模型分析

分析了AVS标准和MPEG-2标准中的视频码流缓冲区校验模型,阐述了视频码流缓冲区校验模型的原理,对标准中的相关规定进行了整理和总结,对标准中晦涩难懂的部分进行了解释,对标准中没有明确规定的部分提出了建议。将码流缓冲区模式分成3类,并提出了高延迟模式的概念。通过对编解码过程的分析,推导出编码器维持缓冲区不溢出的条件。     

在OMAP3530平台实现AVS解码器

详细讨论了OMAP架构的双核通信机制,分析了Codec Engine,DSPlink,CMEM等核心模块。然后实现了一种基于OMAP3530开发平台的AVS视频解码系统,实现了ARM处理器接收网络数据和显示图像,DSP处理器解码AVS码流。在Linux环境下将AVS视频解码器移植到3530开发板中,在分辨率D1下达到25 f/s(帧/秒)。     

一种多模视频解码SoC的运动矢量预测器设计

设计一种可应用于多模视频解码SoC的运动矢量预测器,能灵活支持MPEG-4 AVC/H.264和AVS视频编解码标准.介绍了设计特点,并以Xilinx Virtex2系列XC2V6000为目标器件进行仿真,结果表明该设计能正确支持1080i 50 Hz高清码流的实时解码.     

An architecture of entropy decoder,inverse quantiser and predictor for multi-standard video decoding

A VLSI architecture for entropy decoder, inverse quantiser and predictor is proposed in this article. This architecture is used for decoding video streams of three standards on a single chip, i.e. H.264/AVC, AVS (China National Audio Video coding Standard) and MPEG2. The proposed scheme is called MPMP (Macro-block-Parallel based Multilevel Pipeline), which is intended to improve the decoding performance to satisfy the real-time requirements while maintaining a reasonable area and power consumption. Several techniques, such as slice level pipeline, MB (Macro-Block) level pipeline, MB level parallel, etc., are adopted. Input and output buffers for the inverse quantiser and predictor are shared by the decoding engines for H.264, AVS and MPEG2, therefore effectively reducing the implementation overhead. Simulation shows that decoding process consumes 512, 435 and 438 clock cycles per MB in H.264, AVS and MPEG2, respectively. Owing to the proposed techniques, the video decoder can support H.264 HP (High Profile) 1920 × 1088@30fps (frame per second) streams, AVS JP (Jizhun Profile) 1920 × 1088@41fps streams and MPEG2 MP (Main Profile) 1920 × 1088@39fps streams when exploiting a 200 MHz working frequency.     

AVS视频解码器的PC实现

本文主要介绍了AVS视频解码的关键技术及解码原理。针对AVS视频解码器开源代码RM52J_r1解码效率相对低下的问题,根据该开源代码设计了新的AVS解码器。实验结果表明,在保证解码质量的前提下,解码速度有了很大的提高,基本上能达到实时解码的要求。     

AVS解码器基于SystemC的实现

介绍了AVS视频编解码标准的关键技术和新一代硬件设计语言SystemC的特点以及利用SystemC进行软硬件协同设计的方法，并在此基础上介绍了AVS视频解码器基于SystemC的设计和实现。     

Platform-independent MB-based AVS video standard implementation

AVS1-P2 is the newest video standard of Audio Video coding Standard (AVS) workgroup of China, which provides close performance to H.264/AVC main profile with lower complexity. In this paper, a platform-independent software package with macroblock-based (MB-based) architecture is proposed to facilitate AVS video standard implementation on embedded system. Compared with the frame-based architecture, which is commonly utilized for PC platform oriented video applications, the MB-based decoder performs all of the decoding processes, except the high-level syntax parsing, in a set of MB-based buffers with adequate size for saving the information of the current MB and the neighboring reference MBs to minimize the on-chip memory and to save the time consumed in on-chip/off-chip data transfer. By modifying the data flow and decoding hierarchy, simulating the data transfer between the on-chip memory and the off-chip memory, and modularizing the buffer definition and management for low-level decoding kernels, the MB-based system architecture provides over 80% reduction in on-chip memory compared to the frame-based architecture when decoding 720p sequences. The storage complexity is also analyzed by referencing the performance evaluation of the MB-based decoder. The MB-based decoder implementation provides an efficient reference to facilitate development of AVS applications on embedded system. The complexity analysis provides rough storage complexity requirements for AVS video standard implementation and optimization.     

基于PC的AVS视频解码器软件优化

简要介绍了AVS视频编码标准的主要特点以及单指令多数据(SIMD)汇编指令集运算优势,通过分析AVS参考解码器软件的性能以及造成解码器速度瓶颈的原因,提出了基于SIMD汇编指令的优化方案,最终实现了基于PC的高清AVS视频实时解码.     

用于AVS视频解码器的高效分级流水线机制

提出了一种用于AVS视频解码器的高效流水线机制,主要模块被分为3级宏块级流水和2级块级流水,从而极大缩短了处理时间,提高了硬件利用率.     

Overview of AVS-video coding standards

Audio-video coding standard (AVS) is a working group of audio and video coding standard in China, which established in 2002. AVS-video coding standards are important parts of productions of AVS working group. Considering the different requirements of various video applications, AVS-video coding standards define different profiles, combining advanced video coding tools with trade-off between coding efficiency and encoder/decoder implementation complexity as well as functional properties. This paper provides an overview of major AVS-video coding tools and their combinations as profiles.     

适于AVS视频解码器的可配置存储器设计

设计了一种适用于AVS视频解码器的可配置存储器,可工作在5种不同的模式,主要应用于反扫描、反量化及反变换模块,既可用来进行反扫描中的数据移动、反变换器所需的转置操作,又可用来存储中间结果,将反扫描、反量化和反变换合并为一个流水线单元并行处理.该设计省去了存储中间结果所需的大量存储器,加快了处理速度,满足高清视频的处理要...