首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 62 毫秒
1.
2.
3.
分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护。  相似文献   

4.
本文对深亚微米工艺所引起的集成电路抗静电能力下降的原因和传统保护电路设计的缺陷进行了深入的阐述,从制造工艺、保护电路元件和保护电路结构三方面对深亚微米集成电路中的ESD 保护改进技术进行了详细论述  相似文献   

5.
描述了IC的ESD保护方案.  相似文献   

6.
本文阐述了MOS高压和功率集成电路的现状。在前言部分叙述了这些集成结构的发展,回顾了与分立器件相比的一些主要优点,提出了一些关于集成方法的问题。对于用MOS技术制作并用作集成电路功率开关的各种器件结构进行了评述。考虑了最近开发的两大电路系列:(1)智能功率技术,它包括与控制电路和保护电路集成在一起的单个或多个纵向(共漏)功率开关;(2)高压集成电路,其功率器件是横向的,电流能力较低,其控制电路(CMOS或双极)具有较高的集成密度。提出了设计智能功率开关的一些主要功能问题。对于主要的晶体管单元结构,特别是限热电路和稳偏网络,作了详细介绍。可以看出,在电气波动和与工艺有关的参数变化方面及非稳定因素方面,所涉及的模拟电路都可做到非常稳定。  相似文献   

7.
亚微米CMOS集成电路的ESD保护新结构   总被引:1,自引:1,他引:0  
本文主要介绍几种新型的ESD保护结构,包括互补SCR结构,双寄生SCR结构,低触发电压,高触发电流的横向SCR结构等,利用这些结构可以对CMOS集电路的输入/输出进行有效地ESD保护。  相似文献   

8.
集成电路ESD设计验证技术   总被引:1,自引:0,他引:1  
传输线脉冲(TLP)测试是当前电路设计工程师研究ESD保护器件特性和进行ESD加固设计的有力工具.分析了ESD应力作用下MOSFET的工作原理,指出精确测试保护器件或电路在ESD大电流应力下的I-V特性曲线,提取特征参数,将有利于ESD加固设计的一次成功;通过对典型TLP测试波形的分析,将TLP试验与器件的大电流响应建立联系;最后对扩散电阻和nMOSFET的TLP典型I-V特性进行了分析,并给出了实际的设计参数.  相似文献   

9.
电过应力是造成MOS集成电路损坏的主要原因.本文结合静电放电的三种模型,详细分析了MOS集成电路电过应力损伤的模式和机理.  相似文献   

10.
张怡 《电子器件》1992,15(2):118-122
引言 如图1所示,将功率MOSFET或者IGBT用于全增强型的高压侧开关,其栅的驱动要求,即各端子的最低电压可归纳如下: 1、栅压应比漏电压高出10~15V。高压侧开关管的栅电位通常比系统中的最高电位──固定电平要高。 2、栅电位一般是对地而言的,必须逻辑可控。因此,控制信号应抬高到高压侧功率器件的源电位,在大多数应用中,此源电位在两固定电平间摆动。 3、栅驱动电路所消耗的功率对整体效率不能有明显的影响。 由于以上的限制,目前已采用好几种工艺可用来完成功能,原理见表Ⅰ,每一种基本电路均可用多种结构来实现。 国际整流器公司的IR2110栅驱动器集成了驱动高压侧与低压侧功率MOSFET或IGBT所需的大部分功能,兼有小体积与高性能的封装。附加少许元件。IR2110便能提供很高的开关速度(见表Ⅱ)以及低耗  相似文献   

11.
综述了纳米集成电路片上(On-Chip)静电放电防护(ESD)的研究现状;结合自身流片数据,阐述其ESD防护机理和设计要点。从器件ESD防护机理入手,逐步深入分析阐述了纳米集成电路的新特征、纳米器件的失效机制以及基于体硅CMOS工艺和SOI工艺的基本ESD防护器件。在此基础上,对纳米集成电路ESD主要热击穿失效的热量产生机制、热耗散问题,以及边界热电阻对ESD防护带来的影响进行了分析,提出了利用纵向散热路径和工艺整合方案来提高纳米集成电路中ESD防护器件鲁棒性的有效措施。  相似文献   

12.
CMOS SoC芯片ESD保护设计   总被引:1,自引:0,他引:1  
本文提出从器件失效功率的角度,解释CMOS SoC(System On Chip)芯片的ESD(ElectrostaticDischarge)失效原因,总结了CMOS集成电路(IC)的多种ESD失效模式,研究了多电源系SoC芯片的ESD保护设计方法,提出了SoC芯片的ESD保护设计流程。  相似文献   

13.
随着科学技术的飞速发展、微电子技术的广泛应用及电磁环境越来越复杂,对静电的电磁场效应,如电磁干扰(EMI)及电磁兼容性(EMC)问题越来越重视.简要介绍静电放电(ESD)的产生及在集成电路工艺、器件中的防护措施,并提供了现今流行的保护电路.  相似文献   

14.
CMOS片上电源总线ESD保护结构设计   总被引:1,自引:0,他引:1  
随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构.运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V.  相似文献   

15.
在具有输入、输出静电保护的集成电路中,往往会出现非正常的静电损伤。这是由电源与地之间的静电压以及管脚之间的静电压通过内部电源线的放电而引起的。这种静电损伤给芯片的制造和使用带来了很大的困难。在基于传输诊测电路的电源到地NMOS ESD保护结构的基础上,设计了基于衬底触发场氧器件(STFOD)结构的箝位电路和版图,使芯片的静电等级得到大幅提高。  相似文献   

16.
基于CMOS工艺的IC卡芯片ESD保护电路   总被引:5,自引:0,他引:5  
朱朝晖  任俊彦  徐鼎 《微电子学》2000,30(2):130-132
介绍了ESD保护结构的基本原理,并提出一个基于CMOS工艺用于IC卡芯片的保护电路.讨论了一些重要的设计参数对ESD保护电路性能的影响并进行了物理上的解释.  相似文献   

17.
重点讨论了应用于功率集成电路的高压电源和地之间的一种采用动态检测电路的ESD保护电路,介绍了他的电路结构和工作原理,利用HSpice软件对其在ESD脉冲和正常工作2种情况下的功能进行了仿真,并模拟了保护电路中各器件的尺寸对电路性能的影响。仿真结果证明这种保护电路能满足ESD保护的要求,实际流水结果通过了4 kV HBM测试。  相似文献   

18.
一种新型互补电容耦合ESD保护电路   总被引:1,自引:0,他引:1  
提出了一种改进型的基于亚微米工艺中ESD保护电路,它由互补式电容实现,结构与工艺简单。电路采用0.6μm1P2MCMOS工艺进行了验证,结果表明,ESD失效电压特性有较明显改善,可达3000V以上。  相似文献   

19.
从全芯片角度出发,采用多电源ESD架构和全芯片ESD设计,对整颗芯片提供全方位的ESD保护,介绍了基于0.18μm CMOS工艺设计的大容量PROM芯片的ESD设计技术。同时,通过对高压编程引脚的ESD加固设计,提高了芯片的整体抗ESD能力。最终产品ESD测试满足项目要求。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号