基于Motorola DSP的数字音效处理系统

提出一种基于Motorola DSP56364的数字音效处理系统的设计方案。文中首先讨论数字音频系统设计需要注意的事项，接着分析DSP56364的ESAI接口通过I^2S协议与外部A／D、D／A进行无缝连接的问题，并给出系统的流程和硬件结构框图。最后以典型的回声音效算法为例，说明基于该系统平台的软件处理流程。实验表明在该系统平台上可以很好的运行多种音效处理算法。     

软件和开发工具

Motorola Semiconductor公司的DSP56007EVM板由66MHz DSP56007DSP驱动,它能传送33MIPS,适用于数字声频开发。这     

Motorola DSP及其开发

本文在简要介绍了Motorola DSP56300系列和Motoro1a DSP56311后，结合信号处理中的常用算法FFT(快速傅立叶变换)说明了软件开发的过程，最后用作者使用DSP56311评估板开发的控制模型汽车运动的实例，说明了DS56311软、硬件结合的开发过程．并给出了实例的溽程序。     

第四届“Motorola”杯嵌入式处理器设计应用大奖赛DSP组参赛项目点评(上)

第四届“Motorola”杯嵌入式处理器设计应用大奖赛已胜利闭幕(详见2002年12月A期)。本次大赛CPU选择范围除前三届规定的MCU(单片机)外，新增加了Motorola公司16位DSP56800系列数字信号处理器(DSP)，使本次大赛更具时代性、广泛性和挑战性。DSP56F805特点在本次大赛DSP组获奖的嵌入式系统设计项目中，其处理器均选自Motorola公司16位DSP56800系列中的DSP56F805 和DSP56F826两种芯片。Motorola公司的DSP56800系列数字信号处理器(DSP)将DSP与MCU集成在一起。该系列芯片并行指令集控制三级流水作业中的三个执行单元：数据AL…     

DSP56F80x及其在电机控制中的应用

介绍了Motorola公司DSP56F80x系列DSP的内核、智能外设、应用领域和内部结构、外部引脚及开发方法等，最后给出了一个应用DSP56F805控制无位置传感器无刷直流电机的实验系统。     

SystemView与CCS的软件接口在DSP开发中的应用

SystemView 6．0是一款用于通信系统仿真的可视化软件，并且提供了一种与DSP开发软件CCS(Code Composer Studio)的软件接口RTDA(Real Time DSP Architect)。由于SystemView 6．0良好的可视性，掌握好这种接口．并且能够把这种接口应用在DSP开发过程中，对加速DSP的开发进程有重要的作用。本文介绍了SystemViewRTDA和CCS软件接口的实现方法及其在DSP开发过程中的应用．最后以软件接口在GMSK系统开发过程中的应用为例进行了说明。     

手机SoC设计将RF的模拟部分集成到基带电路中

Motorola公司的Razr和Rokr移动电话采用了Freescale Semiconductor公司的双内核DSP56631基带处理器和四频段MC13777 GPRS(通用分组无线电业务)前端IC,后者是Motorola公司设在印度的班加罗尔开发中心设计的。     

单片机的在线调试方法

~~单片机的在线调试方法@邵贝贝$清华Motorola MCU/DSP应用开发研究中心~~~~     

基于DSP56311和MCS-51的嵌入式指纹自动识别系统

本文在指纹自动识别技术的基础上对指纹处理算法做了较大改进，并给出了用Motorola DSP56311和MCS-51构建主从式指纹自动识别系统的设计方案。     

多解码多通路的环绕声系统结构设计--开放式的音频后处理结构

重点介绍了Motorola的DSP563xx芯片中为各种音频后处理技术的实现所提供的开放式结构（PPP Chain)它为开发者及客户(第三开发方）提供了良好的开发环境。     

基于DSP的三电平逆变器SVPWM控制系统的研究

本文介绍一种中点箝位式三电平逆变器SVPWM原理及以DSP为控制核心的控制系统的硬件结构和软件设计。为了使三电平逆变器高效、稳定工作,本文提出矢量区间判断方法,利用矢量所在区间的特点给出三种判断规则,在得到矢量所在区间后计算各合成矢量的作用时间和矢量作用顺序及规则。在以单DSP形式的控制系统架构中,给出了控制系统的硬件结构图及软件设计方法。     

基于DSP的神经网络SVPWM控制系统的设计

本文简述了基于DSP的神经网络控制系统的软硬件设计。采用THS320LF2407A来实现空间电压矢量脉宽调制，实现神经网络的在控制系统的应用。并提出了采用一种多时钟分配方法对控制软件进行优化。     

一种数据Cache的设计和验证

Cache能够提高DSP处理器对外部存储器的存取速度,提高DSP的性能,设计高性能低功耗的Cache,对于提高DSP芯片的整体性能有着十分重大的意义。描述了DSP芯片中一种高性能低功耗的数据Cache。这种Cache可以通过增加具备重装功能的Line Buffer来减少处理器对Cache的访问频率,从而降低Cache功耗。通过FFT、AC3、FIR三种基准程序测试表明,Line Buffer可以降低35%的Cache访问频率,明显降低了数据Cache功耗。     

基于DSP的能见度测量系统的设计

主要介绍了一种基于DSP开发的能见度的测量系统,在阐述该系统设计原理的基础上介绍了以TMS320VC5410 DSP芯片为核心的硬件结构体系;同时也介绍了系统基于图像处理技术的软件算法和实现。该系统主要由模拟视频采集电路,A/D转换电路,DSP中央控制单元,外部存储器,标准串行口及外围电路组成;程序的优化方面包括数据预处理和采用浮点运算器TMS320VC5410的各种优化方法进行的数据处理。     

基于DSP和FPGA的语音基带处理系统

本文介绍了一种应用于数字通信领域的语音基带处理系统。设计的目的是把待传输的模拟语音信号转换为数字基带信号,使用固定的频率在信道上传输。根据系统的功能,设计中主要采用了DSP和FPGA芯片,重点考虑了语音信号的数字化和编/解码、数据传输等功能。本系统的语音数字化和编/解码采用了连续可变斜率增量编码调制CVSD,通过DSP芯片实现了语音基带处理的功能,并且利用对FPGA的编程技术完成了数字信号的QPSK调制/解调。最终系统的功能在电路板上得到验证,实现了语音信号的编码与解码。     

"DSP技术"课程及其实验

文章介绍了电子科技大学“DSP技术”课程的教学计划,说明了教学实践中教学内容实验设计等各个方面,分析了在“DSP技术”教学中的侧重点,着重在课程的强工程性特点的教学目的、教学手段等方面进行了深入探讨,提出了具有层次教学、针对教学和方法教学特点的教学方案,并在实践中加以运用,从而完善了“DSP技术”课程的整个教学知识体系,取得了较好的教学效果。     

FIR数字滤波器在浮点数字信号处理器中的实现

详细描述了浮点型数字信号处理器（DSP）的性能特点和软件编程流程，在介绍FIR数字滤波器的基础上，给出了FIR数字滤波器在浮点型DSP中的具体实现．并给出了试验结果分析。     

自顶向下基于DSP Builder的PID控制系统开发

介绍了一种控制领域里FPGA设计的新方法。通过将Matlab中的Simulink组件Altera DSP Builder应用于PID控制系统的开发,在算法级上将现在新的SoC开发软件引入到了控制系统的顶层设计中来。这种应用以FPGA硬件本身的优点解决了传统分立元件电路缺点,同时加速了控制算法设计的顶层实现,从而大大提高将各种新型PID算法广泛应用于实际工业控制系统的可行性。     

中频信号处理板的设计与实现

设计了以DSP TMS320C6415,TMS320C6713和FPGA EP3S110为核心的中频信号处理板,该板实现了中频信号的调制解调、编解码、信息预处理和用户可灵活改变应用程序等功能。对工程中实现中频信号的处理有一定的指导意义。     

Implementation of a Communications Channelizer using FPGAs and RNS Arithmetic

Field-programmable logic (FPL), often grouped under the popular name field-programmable gate arrays (FPGA), are on the verge of revolutionizing sectors of digital signal processing (DSP) industry as programmable DSP microprocessor did nearly two decades ago. Historically, FPGAs were considered to be only a rapid prototyping and low-volume production technology. FPGAs are now attempting to move into the mainstream DSP as their density and performance envelope steadily improve. While evidence now supports the claim that FPGAs can accelerate selected low-end DSP applications (e.g., FIR filter), the technology remains limited in its ability to realize high-end DSP solutions. This is due primarily to systemic weaknesses in FPGA-facilitated arithmetic processing. It will be shown that in such cases, the residue number system (RNS) can become an enabling technology for realizing embedded high-end FPGA-centric DSP solutions. This thesis is developed in the context of a demonstrated RNS/FPGA synergy and the application of the new technology to communication signal processing.