可级联FIR滤波器的IP设计及FPGA验证

提出了一种基于分布式算法的，采用基于RAM之移位寄存器来设计可级联FIR滤波器的设计方法。     

一种高阶线性FIR滤波器设计

为了解决高阶线性FIR滤波器占用查找表资源过多的问题,提出了一种采用对称查找表的分布式结构。利用线性FIR滤波器系数对称的特点,设计了深度更小的对称查找表。采用时分复用技术和流水线技术,有效节约了查找表资源,提高了FIR滤波器的运行频率。在Xilinx XC5VLX110T FPGA芯片上,实现了1 023阶的基于对称查找表的FIR滤波器。结果表明,相比于分段查找表结构,对称查找表结构的FIR滤波器节约了48%的Block Rom资源,提升了15%的最高时钟频率。     

一种基于LUT的改进FIR滤波器的设计

目前,在基于FPGA的滤波器设计中,仍然不能同时很好地减小面积消耗和传输延时.分布式算法(DA)由于具有节省硬件资源的优势而被广泛应用于FIR滤波器设计,但在某些系统的设计中,资源消耗和传输延迟仍然不能满足要求.针对分布式算法存在的问题,设计了一种基于LUT的改进FIR滤波器,在相同的滤波要求下,面积消耗和传输延迟更低.在QUARTUS Ⅱ上分别对DA算法实现的滤波器及改进LUT结构实现的滤波器进行综合仿真,结果表明,改进LUT结构实现的滤波器节省近15%的面积,而且具有更低的延时.     

基于FPGA的分布式算法FIR滤波器的设计实现

本文介绍了能高效实现固定常数乘法的分布式算法原理，给出了在FPGA中用查找表实现FIR滤波器的算法设计，并通过Altera公司的EPF10K30器件进行了设计验证。     

基于FPGA的高速高阶FIR数字滤波器的设计

在数字滤波器设计与应用当中,相比于以牺牲线性相位频率特性为代价的无限冲击响应(IIR)数字滤波器,有限冲击响应(FIR)数字滤波器不仅保证了精确严格的线性相位特性,并且结构简单稳定。但在实现相同的设计指标时,有限冲击响应需要更高的阶数,为满足高速高阶数字滤波器设计,文章提出一种改进的分布式算法。该算法利用主流现场可编程逻辑门阵列(FPGA)芯片的多相分解结构和流水线技术,采用多路复用加法器对数据进行预相加,减少传统分布式结构的查找表规模。利用Matalb仿真设计,Quartus II编译测试,并下载到现场可编程门阵列(FPGA)中进行运行分析,结果显示文章的方法有效地减少了滤波器对硬件资源的消耗,能够较好地实现高阶的FIR滤波器。     

基于分布式算法的高阶FIR滤波器及其FPGA实现

随着FPGA技术的稳步提高,FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题,提出了一种采用基于位级联的多查找表分布式算法,并以一个32阶8位低通FIR滤波器为例,验证了所提出的方法。仿真结果表明,采用这种方法大大减少了FPGA硬件资源的耗费。     

基于Verilog的FIR数字滤波器设计与仿真

设计一种基于Verilog的FIR数字低通滤波器。在结构上改变了以往乘法器和加法器的简单结合,利用分布式算法构造查找表进行乘累加运算,节约资源占用并且提高运算速率。利用Matlab工具设计和获取滤波器参数,并且进行仿真验证。滤波器参数量化后形成查找表,利用Verilog HDL语言对硬件电路模块进行设计描述,并且用Model Sim进行整个硬件电路系统的功能仿真,验证了设计的正确性。设计在速度和面积方面做了折中和优化,成功实现了数字滤波的功能。     

64阶FIR滤波器分布式算法优化及实现

讨论了基于FPGA分布式算法的64阶FIR滤波器设计原理,并详细研究了其改进方案,最后以"全并行分布式算法+查找表分割"方式完成了FIR滤波器的仿真设计。仿真结果表明上述方案能满足64阶FIR滤波器的设计要求。     

基于DA算法的FIR滤波器设计与实现

本文介绍了分布式算法(DA)在数字信号处理方面的应用原理,结合Altera公司的Cyclone系列芯片提出了实现FIR数字滤波器的硬件电路的方案,设计出一种16阶FIR低通数字滤波器,以及实现滤波器的VHDL语言,并进行了软件仿真.仿真结果表明此系统合理、可靠且满足设计要求.     

FIR滤波器的优化设计与硬件实现

介绍如何用FPGA器件设计和实现FIR数字滤波器，对几种实现方案进行了比较和优化，并就如何改善所设计滤波器的性能和指标进行了讨论。     

基于FPGA的嵌入式程控数字滤波器的实现研究

提出了一种程控数字滤波器的FPGA实现方法.以FIR数字滤波器为例,通过在单片FPGA芯片中构建嵌入式微处理器,加入系数可配置FIR滤波器等功能模块实现了频谱可控的程控数字滤波器.通过Modelsim后仿真和在Xilinx公司XUPV5-LX110T开发板上进行的实际测试,结果表明本文提出的方法是可行的.     

基于FPGA的数字中频系统设计

针对当前软件无线电技术发展的中频数字化,提出了一种基于FPGA的中频数字接收机设计方案。利用MATLAB仿真验证该方案实际可行,并用AD6645和低成本的EP2C5T144C8为核心芯片构建一个通用的数字接收机平台,更好地体现软件无线电体系结构的开放性和全面可编程性。从系统的参数选择到软硬件设计,给出了详细的说明。最后,进行了联合测试,给出了关键的测试结果,试验结果表明,该接收机系统结构简单,成本低,有良好的实用性和通用性。     

基于FGA的IIR数字滤波器的设计与实现

给出了基于FPGA的IIR数字滤波器的设计和实现方法。首先,用双线性变换法设计出巴特沃兹数字带通滤波器的相关参数;其次,利用Maflab软件对所设计的滤波器进行了仿真分析;最后,利用QuartIlsII软件进行了模块设计和功能仿真。实验结果证明了该方法的有效性。     

基于FPGA的高速数字FIR滤波器设计

本文在分析传统FIR数字滤波器的基础上,设计了一种面向时序和面积优化的高速数字FIR滤波器结构。和传统的数字FIR滤波器比较,该结构具有速度快,面积小,易于扩展等特点。采用该结构,实现了一个基于FPGA的14阶的数字FIR滤波器。     

并行分布式算法FIR滤波器的FPGA实现

分布式算法(DA)是FPGA中实现FIR滤波器的重要手段。采用基本DA算法实现较高阶数的FIR滤波器时,占用的硬件资源较高,且随着变量的位数增加,其串行运算的特点也使其运行速度不高。为此,运用并行式的分布算法,将原LUT分解为若干较小LUT,并使参加运算的各变量各位组合同时送达查找表。QUARTUSⅡ仿真结果表明,滤波效果良好,资源消耗减少,运行速度显著提高。     

基于FPGA高阶FIR滤波器的实现

从FIR数字滤波器的基本结构模型出发,分析了FIR滤波器的设计思路及具体实现方法,详细介绍了FIR滤波器的分布式算法（DA）结构。通过分析计算,得到普通DA结构实现高阶滤波器会消耗大量的查找表资源,这样的资源消耗甚至令硬件资源不可接受。针对普通DA的不足,提出了改进型DA结构。并利用FPGA仿真软件分别对64阶FIR带通滤波器的两种改进型DA结构进行仿真,结果表明改进型DA结构所消耗的资源大幅度降低。从而验证了改进型DA结构在降低运算资源和提高性能等方面的优越性。     

基于FPGA的FIR滤波器设计与仿真

FIR数字滤波器以其良好的线性相位特性被广泛使用,属于数字信号处理的基本模块之一.FPGA具有的灵活的可编程逻辑可以方便地实现高速数字信号处理.为了提高实时数字信号处理的速度,利用FPGA芯片内部的ROM实现一种查找表结构的FIR数字滤波器.并用MATLAB对实验结果进行仿真和分析,证明了设计的可行性.     

基于FPGA的异步FIR滤波器接口电路设计

介绍了基于四相单轨握手协议的异步FIR滤波器接口电路的设计。分析了异步接口电路互联模型及原理,提出了一种基于存储器和状态机实现异步握手接口电路的全新方案,实现了FIR滤波器功能和异步接口控制功能。对设计进行了波形仿真及结果分析,验证了设计方案的可行性。     

FIR滤波器的FPGA实现方法

为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考,首先从FIR数字滤波器的基本原理出发,分析了FIR滤波器的结构特点,然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法,对于各种实现的结构做了分析、比较以及优化处理,特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较,最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点,并针对实际工程应用提出了下一步需解决的问题。     

一种设计对数FIR数字滤波器的方法

本文提出了一种设计具有等波纹对数幅度响应的线性相位ＦＩＲ数字滤波器的方法,该设计方法以多次交换算法为基础。在给定通带与阻带误差比、通带误差和阻带误差三种情况下讨论该设计方法。介绍几个低通对数ＦＩＲ滤波器的设计例子,来说明该设计方法的效率。