共查询到19条相似文献,搜索用时 61 毫秒
1.
一个128×128CMOS快照模式焦平面读出电路设计 总被引:3,自引:0,他引:3
本文介绍了一个工作于快照模式的CMOS焦平面读出电路新结构——DCA(Direct-injection Charge Amplifier)结构.该结构像素电路仅用4个MOS管,采用特殊的版图设计并用PMOS管做复位管,既可保证像素内存储电容足够大,又可避免复位电压的阈值损失,从而提高了读出电路的电荷处理能力.由于像素电路非常简单,且该结构能有效消除列线寄生电容Cbus的影响,因此该结构非常适用于小像素、大规模的焦平面读出电路.采用DCA结构和1.2μm双硅双铝(DPDM-Double-Poly Double-Metal)标准CMOS工艺设计了一个128×128规模焦平面读出电路试验芯片,其像素尺寸为50×50μm2,电荷处理能力达11.2pC.本文详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的HSPICE仿真结果和试验芯片测试结果. 相似文献
2.
在过去的10年里红外焦平面阵列成像技术逐渐进入了成熟期,从红外焦平面的发展背景出发,简要介绍了一种新颖的非制冷焦平面成像技术,论述了读出电路在红外焦平面信号传输中的作用并介绍了其基本框图,分析了国内外焦平面读出电路的现状,最后提出了一些在红外焦平面阵列读出电路设计中所需要注意的问题。 相似文献
3.
4.
介绍了一个工作于快照模式的 CMOS焦平面读出电路的低功耗新结构— OESCA (Odd- Even SnapshotCharge Am plifier)结构 .该结构像素电路非常简单 ,仅用三个 NMOS管 ;采用两个低功耗设计的电荷放大器做列读出电路 ,分别用于奇偶行的读出 ,不但可有效消除列线寄生电容的影响 ,而且列读出电路的功耗可降低 15 % ,因此 OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路 .采用 OESCA结构和 1.2μm双硅双铝标准 CMOS工艺设计了一个 6 4× 6 4规模焦平面读出电路实验芯片 ,其像素尺寸为 5 0μm× 5 0μm ,读出电路的电荷处理能力达 10 .3 相似文献
5.
介绍了一个工作于快照模式的CMOS焦平面读出电路的低功耗新结构-OESCA(Odd-Even SnapshotCharge Amplifier)结构该结构像素电路非常简单,仅用三个NMOS管;采用两个低功耗设计的电荷放大器做列读出电路,分别用于奇偶行的读出,不但可有效消除列线寄生电容的影响,而且列读出电路的功耗可降低1 5%,因此OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路采用OESCA结构和1.2μm双硅双铝标准CMOS工艺设计了一个64×64规模焦平面读出电路实验芯片,其像素尺寸为50μm×50μm,读出电路的电荷处理能力达10.37pC.详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的SPICE仿真结果和试验芯片的测试结果. 相似文献
6.
提出了一种快闪式红外焦平面阵列读出电路。采用改进的直接注入型单元电路,积分电容大小可选,能适应大范围的光背景条件,并且增加了图像变换(倒置/反转)功能。一款128×128阵列的读出电路已经基于标准0.5μmCMOS工艺实现,整体芯片的面积为8.0mm×8.5mm。实测结果表明,此读出电路具有良好的光电转换能力,同时具有功耗低、输出摆幅大、动态范围大等优点。 相似文献
7.
设计并验证了一款高动态范围、多种可选功能的32×32红外读出电路。电路在30μm×30μm像元面积内集成了CTIA积分器、采保电路、缓冲器、反饱和功能等,实现了快照式读出。通过积分电容可选,积分时间可从1μs调至33ms(以30Hz帧频计算)的工作方式,有效地扩大系统动态范围,使其具备高低背景工作能力。基于格雷码原理设计的控制电路,实现了动态窗口读出,图像翻转,1、2、4路输出等可选功能。所设计的读出电路采用华虹NEC0.35μmCMOS工艺成功流片,验证了设计的正确性。测试结果表明,电路采用4路输出时,帧频能达到16kFrames/sec,可应用于红外制导领域。 相似文献
8.
9.
快照模式焦平面读出电路的单元电路一般包括前置放大器、采样保持电路、多路开关传输器和缓冲跟随器.在有限的单元面积内完成较高性能的单元电路设计是快照模式焦平面读出电路的难点.考虑到积分电容、采样保持电容、运放补偿电容占据了CMOS电路版图中较多的面积,通过分析计算读出电路各级噪声以及电路总的输出噪声,探讨了上述各种电容对于电路噪声的影响.考虑到紫外探测器的特点,同时在固定其他设计参数的基础上,通过调整电容面积的分配比例,计算了电路可以得到最佳噪声水平的电容大小.结果表明,在目前的工艺和版图限制等条件下,在上述三种电容分别取1.1、0.4、1.2pF时,输出端噪声电压为最小,达172μV. 相似文献
10.
11.
The diode infrared focal plane array uses the silicon diodes as a sensitive device for infrared signal measurement. By the infrared radiation, the infrared focal plane can produces small voltage signals. For the traditional readout circuit structures are designed to process current signals, they cannot be applied to it. In this paper,a new readout circuit for the diode un-cooled infrared focal plane array is developed. The principle of detector array signal readout and small signal amplification is given in detail. The readout circuit is designed and simulated by using the Central Semiconductor Manufacturing Corporation (CSMC) 0.5 μm complementary metal-oxide-semiconductor transistor (CMOS) technology library. Cadence Spectre simulation results show that the scheme can be applied to the CMOS readout integrated circuit (ROIC) with a larger array, such as 320×240 size array. 相似文献
12.
像素单元电路是读出电路的核心单元电路,其性能直接关系到整个焦平面成像的性能。文章从电路结构设计、注入效率的分析、电荷存储能力的分析、非线性的优化设计对直接注入型像素单元电路进行了研究。通过仿真,主要分析了像素单元电路中器件参数对注入效率的影响,以及积分电容对读出电路的电荷存储能力及非线性的影响。基于研究结果设计的读出电路采用了CSMC 0.5μm工艺进行流片验证,实测结果表明,电路具有较好的特性,芯片已成功应用于国内某研究所致冷型探测器组件中。 相似文献
13.
Readout integrated circuit(ROIC) is one of the most important components for hybrid-integrated infrared focal plane array(IRFPA). And it should be tested to ensure the product yield before bonding. This paper presents an on-wafer testing system based on Labview for ROIC of IRFPA. The quantitative measurement can be conducted after determining whether there is row crosstalk or not in this system. This low-cost system has the benefits of easy expansion, upgrading, and flexibility, and it has been employed in the testing of several kinds of IRFPA ROICs to measure the parameters of saturated output voltage, nonuniformity, dark noise and dynamic range, etc. 相似文献
14.
15.
16.
通过对近年来的部分文献资料进行归纳分析,介绍了碲镉汞焦平面器件CMOS读出电路(ROIC)的发展动态.讨论了读出电路的有关概念.列出了部分前放电路的单元结构,并分析了它们的工作特点.介绍了积分时间、积分电容以及多路传输等因素对读出电路设计的影响. 相似文献
17.
Henk Martijn Urban Halldin Per Helander Jan Y. Andersson 《Analog Integrated Circuits and Signal Processing》2000,22(1):71-79
A readout circuit for a 640 × 480 pixels FPA (focal plane array) has been successfully designed, fabricated and tested. The circuit solution is based on a per pixel source-follower direct injection (SFDI) pre-amplifier. Signal multiplexing is performed in both X and Y direction. The pixel size is 25 m × 25m. The chip is optimized for a QWIP (quantum well infrared photodetector) operating at a temperature of 70 K. The circuit has been realized in a standard 0.8 m CMOS process. 相似文献
18.
介绍了IRFPA(infrared focal plane arrays)探测器驱动电路的系统组成及工作原理,设计采用单片FPGA芯片实现探测器控制及红外图像的预处理,减小了整个系统的设计尺寸,提高了设计的集成度。详细介绍了核心器件FPGA的算法实现,给出了关键模块的设计方法、流程。通过应用于640×512红外焦平面阵列探测器,验证了方法的可性能,成像效果清晰、对比度高,满足后期图像处理的要求。 相似文献