共查询到19条相似文献,搜索用时 93 毫秒
1.
2.
3.
4.
SoC设计中的IP策略 总被引:1,自引:0,他引:1
基于IP(Intellectual Property)模块的SoC(片上系统)设计使当今的集成电路设计业变得错综复杂.一个值得警觉的议题是芯片生产厂商的IP策略:如何尽快提高IP交易和可复用设计的效率.文中从记录IP的使用情况、通用接插口、IP评估和品质监测、系统级验证等方面论述了如何应对IP的挑战. 相似文献
5.
IP模块设计:实例研究 总被引:3,自引:0,他引:3
设计能力和硅芯片所能提供的集成能力增长差距的扩大阻碍了片上系统的有效开发 ,为此必须提高设计人员的设计能力 ,降低产品开发周期和成本。设计的重用是提高设计能力的有效方法。文中通过实际 IP模块的设计 ,分析研究了如何开发高质量的可重用 IP模块。 相似文献
6.
智能总线(Smart Management Bus,SMBus)已成为PC机智能电池系统中主机、智能电池充电器、智能选择器、智能电池及外设之间的标准互连接口。本文研究了SMBus规范,介绍了典型的基于片上系统(SoC)设计的知识产权核(IP)实现,采用自顶向下(Top-down)的集成电路设计方法完成了设计,并架构了基于总线功能模型(BFM)的验证平台完成功能仿真,顺利完成了逻辑综合和时序仿真。FPGA验证和投片后测试均表明设计具有良好的性能。 相似文献
7.
8.
9.
五、设计中存在的问题基于IP模块的片上系统设计的目标是利用已经存在的设计模块,但要求IP模块设计者将模块提供给片上系统设计者还存在一些技术问题。最重要的问题是设计工具必须支持一些新的数据类型。目前,ASIC设计的流程和方法已被证明是行之有效的,集成电路的制造者提供各种功能模块的库单元,比如基本逻辑门、I/0单元、RAM、ROM锁相环等等。允许片上系统设计者使用互P模块意味着单元库必须支持CPU、PCI、存储器控制器等单元模块,通常这些模块的规模在数千到数万个等效逻辑门之间。现在专用集成电路制造者供应的大部分单… 相似文献
10.
11.
12.
传统的IC设计方法已无法适应新的片上系统(System On a Chip,SOC)设计要求,需要根本的变革,即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SOC设计全新流程。SOC设计以IP的设计复用和功能组装、整合来完成。随着以IP核复用为基础的SOC设计技术的发展,在实际设计时如何有效地对众多IP供应商提供IP核进行有效互联的问题日益受到重视。文章基于标准的接口协议——虚拟元件接口(VCI,Virtual Component Interface),探索了一条快速、简便、稳定且易于验证的SOC内核互连的方案。 相似文献
13.
Exploring the design space when constructing a system is vital to realize a well performing design. Design complexity has made building high-level system models to explore the design space an essential but time-consuming and tedious part of the system design. Reduction in design time and acceleration of design exploration can be provided through reusing IP-cores to construct system models. As a result, it is common to have high-level SoC design flow based on IP libraries promoting reuse. However, the success of these would be dependent on how introspection and reflection capabilities are provided as well as what are the interoperability standard defined. This leads to the important question of what kind of IP metadata must be available to allow CAD tools to effectively manipulate these designs as well as allow for a seamless integration and exchange design information between tools and design flows. In this article, we describe our tools and methodology, which allow introspection of SystemC designs, such that the extracted metadata enables IP composition. We discuss the issues related to extraction of metadata from IPs specified in SystemC and show how our methodology combines C++ and XML parsers and data structures to achieve the above. 相似文献
14.
15.
基于IP的系统芯片(SOC)设计 总被引:1,自引:0,他引:1
随着集成电路设计与工艺技术水平的提高,出现了系统芯片(SOC)的概念。本文介绍了基于IP的SOC设计方式的设计流程,指出了其与传统IC设计方法的不同。讨论了支持SOC设计的几种关键技术,并对SOC的技术优势及发展趋势作了全面阐述。 相似文献
16.
基于VerilogHDL的IP核参数化设计 总被引:3,自引:1,他引:2
指出了IP核参数化设计的重要性,分析了IP核的参数类型及相互关系.在分析基于VerilogHDL的IP核参数化设计方法及所面临困难的基础上,提出了一种附加的编译预处理方法并设计了相应的工具软件ECP.IP核由VerilogHDL和ECP扩展的语句混合编程,经ECP处理后生成VerilogHDL源文件.应用该方法后,提高了Ver-ilogHDL在描述功能、性能、结构及优化策略等参数化的复杂模型时所需要的灵活性,增强了VerilogHDL的建模能力.作为一个IP核参数化设计的实例,介绍了C*Core系统中断控制IP的参数化设计过程,给出了FPGA验证的结果. 相似文献
17.
IP技术作为互联网的技术基础,在今后5~10年如何发展是通信行业面临的关键问题。分析了传统IP网络架构的成功与不足,提出未来IP网络既要继承传统IP技术的设计原则,比如端到端原则和分层解耦原则,又要解决现有IP网络中业务和网络过于割裂的问题。从网络演进和未来业务需求的角度出发,认为未来IP网络的核心问题是要加强业务和网络的协同,提出了改进后的IP网络设计原则“横向:服务化网络赋能的端到端架构,纵向:智能控制面支撑的分层模型”,并且基于此原则提出了未来网络的参考架构。 相似文献
18.
IP核的广泛应用提高了电路集成的效率。由于众多功能各异的IP核集成在电路中,完善的测试机制是确保其正常工作的前提。因此,如何对IP核进行测试成为复用IP核技术必须解决的问题。IEEE Std 1500提供了IP核的测试实现机制,文中基于IEEE 1500研究如何实现IP核的Wrapper设计,实验以Hamming码译码IP核ALTECC_DECODER为测试对象,验证了IEEE 1500 Wrapper可有效地对IP核进行测试。 相似文献