多通道同步数据采集及压缩系统

介绍一种基于CPLD和DSP的多通道同步数据采集及压缩系统.该系统采用复杂可编程逻辑器件(CPLD)和数字信号处理器(DSP)的体系结构,利用CPLD实现数据采集、缓冲、预处理,并协调系统各部分工作,利用DSP无损压缩采集数据,通过RS-422总线将压缩后的教据上传遥测系统;并对无损压缩的相关算法进行比较,最终采用算术编码(ARC)压缩算法,结论证实该系统切实可行,各项指标满足系统要求.该系统可应用于遥测多路噪声数据.     

遥测数据压缩算法的设计及硬件实现

文中通过分析导弹遥测数据非平稳特性,根据预测差值大小将遥测数据分为缓变参数和速变参数部分,有针对性地采用LZW算法和Huffman算法混合编码的设计方法,并从理论上阐述了该算法的优点及较优的压缩性能.提出了以DSP数据处理器为核心硬件电路的实现方法来进行数据的实时无损压缩,并通过高速以太网传送方式转发给上位机,整个系统模块化设计,易于维护和升级.     

基于FPGA与DSP遥测声压谱分析装置设计

为压缩飞行器遥测系统运行过程中的数据传输量,设计了遥测声压谱分析装置。设计基于FPGA与DSP双核架构,配合流水线作业的设计理念,采集信号的同时进行数据时频转换,并实时将数据处理结果传输给外部设备。噪声信号声压谱密度(SPL)算法运用1/3倍频程的方式选择噪声的频率带,采用快速傅里叶变换法(FFT),极大地降低运算量,缩短数据转换时间,从而实现数据传输的实时性。测试结果表明,该数据预处理装置算法的误差小于3.4%,设计具有良好的实时性和稳定性,具有较高的实用价值。     

基于LZW算法和FPGA的验光仪数据实时无损压缩系统

提出了一种基于FPGA的验光仪的数据实时无损压缩系统,采用LZW算法。首先通过对比分析常用数据无损压缩算法的特点得出LZW算法在实时性、实现复杂度、所需的存储容量、算法的压缩效果和适用的场合方面都有不错的特点,因此以它作为硬件实现的算法。此数据实时无损压缩系统由数据实时无损压缩硬件电路、测试软件、解压软件与读数软件组成,其中数据实时无损压缩硬件电路由数据采集、数据压缩、控制单元、数据存储、电源管理等几部分组成,核心器件是FPGA,利用FPGA芯片内部的RAM资源构成输入数据的缓存器以及LZW算法所需的2个字典存储器,并结合有利于硬件实现的字典管理策略完成了实时无损压缩,同时FPGA还负责对模数转换器、闪存的控制等功能。结果表明该方案所占逻辑资源较少、可移植性强、功能扩展容易,数据的存储和传输效率提高了20%,成本降低了13%。     

基于DSP＋FPGA的高速通用实时信号处理平台设计

为了数据采集处理设备小型化、智能化和一体化,完成大量数据的采集和实时处理,并通过特殊算法完成复杂运算的目的,本文杓建了一种基于DSP＋FPGA的信号处理平台。该平台采用FPGA来实现FFT运算,利用DSP来完成频域信号的分析和处理以及与上位机的通信,应用CPLD来完成整个系统时序控制。该平台主要特点是硬件电路器件具有实时快速的执行速度,并使用了低功耗、低成本的DSP芯片。     

多通道同步数据采集与处理系统的设计与实现

设计了一种基于DSP与CPLD的多通道同步数据采集与处理系统,系统分为多通道同步数据采集模块和DSP数据处理模块。多通道同步数据采集可实现相关信号同时测量,进行相关分析后,得到信号间的相关信息的要求,而数据处理模块可满足数据处理,实现相关算法等功能。实验中DSP内嵌数据压缩算法的试验结论表明,该系统能够满足多通道同步数据采集与处理的要求,性能安全,可靠。     

基于ADS8556的六通道高速数据采集系统设计

在数据采集系统中,高性能的DSP能够满足算法结构复杂、运算精度高、速度快的要求,CPLD具有内部延时小、速度快、全部逻辑由硬件完成等优点,因此,本系统设计了一种基于DSP＋CPLD的高速信号采集系统,选用DSP芯片TMS320F2812（以下简称2812）作为核心处理器,     

基于ATT7022D和DSP的电力谐波分析仪设计

该文提出了一种新型电力谐波分析仪,该谐波分析仪硬件上主要采用电能计量芯片ATT7022D和DSP芯片TMS320C5509A,软件设计包括数据采集,基于FFT的谐波分析算法及数据传输。利用ATT7022D新增的ADC缓冲功能将原始采样数据送DSP进行进一步的谐波分析,并针对普通FFT算法产生的频谱泄漏和栅栏效应,采用加窗插值的算法进行了修正。     

基于DSP的视频采集存储系统设计

介绍了视频采集存储系统的硬件设计及主要模块的数据处理流程、系统测试结果。采集制式为PAL的视频信号。经过视频解码器TVP5150转换为数字视频数据,利用TMS320DM642和CPLD器件及与非门Flash等主要器件实现了集视频数据采集、以太网传输、存储、压缩于一体的视频处理系统,该系统可用于工业流程检测、智能交通、机器人巡逻等涉及运动图像处理的领域。     

基于DSP的视频采集存储系统设计

介绍了视频采集存储系统的硬件设计及主要模块的数据处理流程、系统测试结果.采集制式为PAL的视频信号.经过视频解码器TVP5150转换为数字视频数据,利用TMS320DM642和CPLD器件及与非门Flash等主要器件实现了集视频数据采集、以太网传输、存储、压缩于一体的视频处理系统,该系统可用于工业流程检测、智能交通、机器人巡逻等涉及运动图像处理的领域.     

多通道同步数据采集与处理系统的实现

设计了一种基于DSP与CPLD的多通道同步数据采集与处理系统,系统由多通道同步数据采集模块、DSP数据处理模块、总线接口模块组成。多通道同步数据采集可实现模拟信号带通滤波,放大,调理,相关信号同步采集,分析后得到信号间的相关信息的要求;而数据处理模块可满足数字信号处理,实现相关算法等功能;总线接口模块可实现处理后的数据通过USB总线与PC机等外部终端通信的目的。实验及项目应用中DSP内嵌数据压缩算法,结论表明,该系统能够满足多通道同步数据采集与处理的各方面要求,性能安全,可靠。     

基于TMS320C6713B的EDMA实时数据流传输

结合TMS320C6713B DSP和CPLD数据采集平台,简述了C6713B DSP的硬件结构,重点介绍了增强型直接存储器访问(EDMA)的硬件结构和配置方法.数据经CPLD及DSP外部存储器接口(EMIF)由EDMA传输到DSP片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性.     

便携式图像采集器的研制

在此设计的以嵌入式DSP和CPLD为核心的图像采集系统,完成了对图像传感器输出的数字信号进行采集并快速处理的功能。主要包括电源模块、DSP外围电路、数字图像处理模块和CPLD逻辑控制模块等。体积较小,成本比较低,在线编程灵活,实时性高的特点是此图像采集处理系统的最大特点,对于嵌入式系统中的经常出现的大小、轻重和成本等在实际中的瓶颈现象可以较好的解决。且文中所设计的便携式图像采集器对512K×8b以下的容量是通用的。最后的调试实验结果表明,此图像采集系统达到设计的预期目标。     

一种高速数据采集系统的设计

本文给出一个高速虚拟示波器数据采集系统的设计方案.利用高速可编程逻辑芯片CPLD,高速ADC,DSP芯片和USB芯片实现数据采集,数据预处理和USB通信.     

基于CPLD的清分机纸币图像采集系统

介绍了基于CPLD的清分机纸币图像采集控制系统.采用接触式传感器(CIS)SV233A4W对高速运行的钞票进行图像采样,并将采样数据缓存到CPLD内部RAM中,为后续的DSP等图像处理模块提供数据.该系统扩展性强,只需修改内部相关程序就可满足不同应用要求,并可移植到其他图像采集系统.     

基于DSP的视频采集压缩卡的实现

实现了以TI的TMS320C6205 DSP为核心的高速视频PCI采集压缩卡.该系统采用了PHILIP公司最新推出的视频A/D芯片SAA7114H,将模拟电视信号转换成数字信号,同时CPLD控制将数据流写入FIF0或者中断DSP读出FIFO的数据进行压缩处理.最后将压缩过的数据流再经过PCI总线传入PC机,由PC机完成视频解码.详述了CPLD的控制模块.     

基于DSP与CPLD的多通道数据采集系统的设计

设计了利用TI公司的TMS320LF2407A系列DSP和Altera公司的MAXII EPM570系列CPLD控制MAXI M公司的MAX194 A/D转换器实现一个多通道数据采集系统的结构。分析了MAX194 A/D转换器的工作性能,使用Altera公司的MAXII EPM570系列CPLD在QuartusⅡ环境下使用VHDL语言实现了MAX194的模数转换器接口。介绍该系统的工作原理,并详细描述了CPLD,DSP以及MAX194之间具体的硬件电路接口的设计以及软件的实现。     

基于DSP的电力数据采集平台的设计与研究

介绍了一种用于电力系统的数据采集系统.该系统采用数字信号处理器(DSP)和复杂可编程逻辑器件(CPLD)作为核心芯片,给出了主要部分的电路及其原理、功能,系统中使用CPLD实现基本逻辑,使系统有足够的冗余和灵活性,具有可靠性高、可升级等优点.