一种新的基于真值表分解技术的电路加速演化策略

硬件演化技术在电路演化过程中具有自组织、自适应、自修复性能,具有重要的工程应用价值,硬件演化技术能够实现的核心就是演化算法。目前中等规模及大规模电路演化的时候存在演化速度慢等缺陷,直接影响电路演化的时效性。提出了一种新颖的电路加速演化策略,即基于真值表分解的电路演化策略,从不同的角度对电路演化算法进行了改进,有别于常规的改进演化算法。通过对典型电路进行仿真分析,证明了所提出的加速演化策略的有效性,并且具有重要的应用价值。     

数字电路的演化设计方法

电路的演化设计方法是演化硬件研究的一个主要分支,它是开展演化硬件研究的基础,也是演化硬件得以具备自适应和自修复特性的技术前提。首先介绍了数字电路演化设计的理论基础,然后对系统开发所使用的硬件平台进行了描述,最后对电路演化设计的系统流程做了详细描述。为进一步深入到基于演化硬件的数字电路自适应和自修复技术研究打下了基础。     

可演化TMR容错表决电路的设计研究

在高温、辐射等恶劣环境下微电子设备的可靠性要求越来越高,利用演化硬件(EHW)原理,将EHW技术与三模块冗余(TMR)容错技术相结合,在FPGA上实现可演化的TMR表决电路,使硬件本身具有自我重构和自修复能力,大大提高了系统的可靠性.     

外部型数字电路进化设计研究

提出了一种在恶劣环境下实现电路系统高可靠运行的新方法.简要介绍了EHW的基本概念和工作原理,以四选一多路选择器为例阐述了电路的进化设计过程,证明了演化算法的收敛性和演化硬件理论的可行性,为最终研究硬件电路的自适应和自修复奠定了基础.     

可重构硬件芯片级故障定位与自主修复方法

 外部集中控制的可重构硬件容错系统,其重构控制算法复杂、重构时间开销大,且存在单点失效问题.本文研究芯片级分布式在线自主容错技术,提出了能够实现芯片级自修复的新型可重构硬件细胞阵列结构,阐述了互连资源的在线故障定位和自主修复方法.设计了功能细胞电路和容错开关块电路,采用分段定位法检测互连资源中多路器故障和连线开路故障,通过重配置布线和线移位操作分别实现多路器与连线故障自修复.以4位串并乘法器电路为例进行实验验证,分析了容错设计的硬件开销与时间开销,实验结果表明新方案的容错时间短、资源利用率高.     

使用SystemC设计片上自演化系统

提出片上自演化系统的概念和基于SystemC的片上自演化系统设计方法,给出片上自演化系统的总体结构,使用SystemC建模搭建自演化系统实验平台.以典型低通切比雪夫滤波器为例,验证了实验平台的有效性.使用SystemC设计自演化系统既可在较高的抽象水平搭建自演化系统模型,加速验证、性能分析和探索系统结构,又可方便地进行软硬件协同设计,并最终达到硬件实现.     

三进制编码实现硬件演化方法研究

针对硬件演化在演化算法中采用定长染色体编码结构位串,其编码过长会造成演化速度慢、成本高等缺点,提出基于三进制编码实现演化算法的方法.利用 Matlab 矩阵运算的优势,采用遗传算法实现演化算法,找到最优电路编码矩阵,得到了最佳电路函数表达式.实例反映了三进制编码比定长染色体编码规模小,遗传算法中采用多点定向变异具有收敛速度快等优点,证明了三进制编码演化算法的有效性.     

基于猴王遗传算法的演化硬件

演化硬件作为新的硬件载体,具有自组织、自适应、自修复的能力。本文设计了一种由查找表(LUT)和D触发器构成的基本演化硬件单元,能够满足组合逻辑电路和时序逻辑电路的设计要求。同时设计了兼容组合逻辑电路和时序逻辑电路的适应度评估函数。利用该模型对基于遗传算法的演化硬件和基于猴王遗传算法的演化硬件参数进行了优化设计。分析表明遗传算法的变异概率 取值应在0~0.01之间,交叉概率对算法的性能影响可以忽略;猴王遗传算法的保留概率 取值应在0~0.85之间,变异概率 应在0~0.01之间。对比分析了遗传算法和猴王遗传算法的性能：基于猴王遗传算法演化硬件的运算量只有基于遗传算法演化硬件的1/4,且能得到更接近目标电路的电路结构。     

某型炮兵雷达便携式故障诊断系统的设计与实现

某型炮兵雷达自装备部队以来,在使用过程中发现故障现象明显增多,已严重影响了雷达的日常训练和战斗力的形成。针对目前炮兵雷达基层部队技术力量薄弱,故障维修困难等问题,基于专家系统和神经网络技术开发了雷达便携式故障诊断系统,实现了雷达故障的快速诊断及排除,提高了雷达的综合保障能力。探讨了系统的硬件结构、故障诊断架构、故障诊断模型和故障诊断流程。应用结果表明系统的可行性和实用性,极大地提高了维修效率和故障诊断能力。     

内进化容错模型设计及其可靠性分析

仿照自然界的碳基生物进化过程,在FPGA内部实现了可控的硅基进化。针对电子系统常见的SA故障,提出了基于演化硬件技术的内进化容错模型,通过在FPGA内部装载Microblaze CPU和构建可重配置阵列,实现了演化硬件的片内进化。利用该模型进行了故障容错实验,检验了其有效的故障容错能力,证明该容错方法能够有效提高数字电路的可靠性。