针对DSP指令生成与二进制翻译的汇编器实现

DSP指令生成与优化和二进制翻译是现代编译工具值得关注的热点问题。针对DSP指令的特点提出一种通用的DSP指令生成(支持VLIW指令)与二进制翻译技术,并应用于GNU汇编器(GAS)。包含该技术的汇编器PCA(Post Compilation Assembler)先将输入的汇编指令转化成类似LISP的中间语言。PCA通过对此中间语言分析以及窥孔优化,最终生成高质量的目标平台DSP代码。     

高性能通用DSP寄存器扩展设计实现方法

本文提出一种高性能通用DSP扩展寄存器的设计及实现方法,该方法是我国自主研发的高性能通用DSP中实现寄存器堆扩展的一种新方法,其优点是在不影响现有指令集及指令机器码位宽的前提下,实现对处理器内部寄存器堆的成比例扩展。通过在我国自主研制DSP上的实际应用,证明了该扩展方法的有效性和实用性。     

多级并行的多核DSP软件设计

随着信号处理性能需求不断提高,多核DSP软件开发是一个重要发展趋势。指令并行、多核并行处理、计算和传输并行等都是提高处理性能的方法。多核DSP处理器多级存储器中,越靠近内核存储器容量越少。在大数据量处理中需要相应的大存储器容量,无法直接将任务分配到各个处理器内核。针对这一问题,探讨了基于8核处理器的并行任务分配,并根据多核DSP的架构,采用两级乒乓的方式来实现大点数FFT的设计。该设计采用DMA方式实现了处理和传输并行,提高了处理性能。     

TS20XS系列DSP程序优化设计方法及应用

TS20XS系列DSP是一款高性能数字信号处理器＾［7］。由于在实际工程中对算法的实时性要求越来越高,所以要合理使用DSP的硬件资源和编程语言,进而减少指令的执行周期,提高算法的运行效率。．本文分别从TS20XS系列DSP两组寄存器组的使用、IF—DO—ELsE指令的使用、系数存储单元的合理分配、指令间延时的减少、双整型逻辑运算单元的综合运用这几方面探讨了DSP程序的优化设计方法,并结合实例给出优化设计结果。     

一种DSP和通用CPU一体化的处理器架构及其4核实现

提出了一种DSP和通用CPU一体化的处理器架构,并完成了一款基于该架构的同构4核处理器设计和流片验证.该处理器基于VLIW结构,支持自主定义的DSP指令系统,兼容现有通用的MIPS 4KC处理器指令集,支持最大8个指令通道的并行发射.处理器在不改变CPU的指令编码以及执行顺序的前提下,实现了芯片结构上的DSP和CPU执行处理的一体化,适合在统一的平台上同时完成宽带通信和多媒体的信号和协议处理的嵌入式应用开发.处理器内核通过自主定义的DSP指令字中前后并行标识位和一条专用的前导paralink指令实现了DSP与CPU指令的并行发射.在4核处理器的同构架构上,采用了全局读局部写的多核间片上数据存储策略,在控制硬件开销的基础上实现片上数据的共享.仿真和流片验证结果表明,所提出的DSP和CPU一体化处理器架构可行,在宽带通信和多媒体等嵌入式应用上具有优势.     

一款专用可编程语音压缩芯片的设计

基于线性预测正弦激励算法模型原理,设计了一款高质量多速率语音专用处理器芯片。芯片使用可重构体系结构和超长指令字系统设计方法,将复杂度高的子程序进行优化,能够显著提高指令并行度。仿真结果表明,在该芯片上实现语音压缩编码算法,执行效率高于相同工艺水平的通用DSP,并保持原有编码质量。该处理器能够实现多种类型的语音压缩算法,可以达到对语音算法的高保密性、低复杂度、易开发性。     

AMR-WB算法仿真及其在TMS320VC5509的优化实现

自适应多速率宽带语音编码标准(AMR-WB)是第一个同时用于有线和无线通用标准的宽带语音编码器.介绍了AMR-WB算法井进行了AMR-WB算法定点C代码的仿真实现以及将该算法移植到TMS320VC5509DSP芯片的实现过程,具体包括C5509存储器的分配,C5509与PC机兼容性问题的处理;并对该算法进行初步优化,基...     

DSP并行技术发展的研究

当今的主流DSP在数据级和指令级上都实现了不同的并行技术,而且不断有新的并行技术会被运用到新的DSP内核中。从技术和效率方面看,今后DSP的并行技术应该以VLIW为发展方向。     

浙大数芯媒体处理器

浙大数芯是一种全新的RISC／DSP混合体系结构处理器，在一个单核流水级架构上实现RISC通用指令、DSP数据处理指令和SIMD多媒体增强指令，是多媒体数字处理和计算机体系结构研究的一次集成电路创新实践，其相应的集成开发平台进一步为嵌入式应用系统的开发提供良好的软硬件环境。     

宽带多媒体数字信号处理器--MAP-CA

近年来,高速DSP(Digital SignalProcessor)发展很快,尤其是VLIW(超长指令字)结构成为高端DSP的主流技术,除了传统的通用DSP产品采用VLIW技术外,针对多媒体应用的专门化通用可编程DSP也有了长足进展,例如Philips的Tri-Media系列和Equa-tor的MAP_CA系列等,在我国都已经开始应用于多媒体系统设计中,本文以MAP_CA为例,分析一下这类多媒体处理器的特点和应用。     

小电流接地系统单相接地保护装置的研制

随着小电流接地系统单相接地保护的装置的发展,由一个单片机构成的装置已经不能满足数据采集和保护算法对硬件的要求。而采用单片机和DSP双CPU结构,充分利用了单片机的硬件资源和DSP强大的数据处理能力,完全可以满足小电流接地保护装置的数据采集和各种保护算法的要求。DSP外扩展了6片ADS8364,一共可以同时采集36路参数,因此可以适用于大多数的配电系统。可以达到很好的选线效果。     

Frequency-hopping radio filter design using the DSP16 processor

A fast algorithm for implementing an FIR filter is proposed for a programmable DSP device. This design is part of a frequency-hopping radio system and uses a DSP16 Digital Signal Processor to generate the final product term in less than 1 mu s.<>     

基于DSP的中低压线路保护装置的研制

本文介绍了基于DSP硬件平台的中低压线路保护装置的设计,其中重点介绍了装置的处理器模块的构成和工作原理,以及采用的主算法和软件结构。由于DSP芯片运算速度快,代码执行效率高,因此在中低压线路保护装置设计中采用DSP芯片进行设计,可以实现很复杂的保护算法。此外,由于本装置所采用的DSP芯片集成了较多的外设,因此以它为核心设计的保护装置硬件结构简单,抗干扰性强,具有很高的稳定性和可靠性。     

LTE物理上行共享信道中FFT算法分析与FPGA实现

快速傅里叶变换FFT作为数字信号处理的核心技术之一,使离散傅里叶变换的运算时间缩短了几个数量级,并在LTE中有重要的应用。现场可编程门阵列FPGA是近年来迅速发展起来的新型可编程器件。本文主要研究如何利用FPGA实现FFT算法,包括算法选取、算法验证、系统结构设计、FPGA实现和测试整个流程。设计采用Good-Thomas算法,利用Verilog HDL描述的方式实现了不定点FFT系统,并以FPGA芯片virtex4为硬件平台,进行了仿真、综合、板级验证等工作。仿真结果表明其计算结果达到了一定的精度,运算速度可以满足一般实时信号处理的要求。     

基于CORDIC的一种高速实时定点FFT的FPGA实现

本文论述了一种利用CORDIC算法在FPGA上实现高速实时定点FFF的设计方案。利用CORDIC算法来实现复数乘法，与使用乘法器相比降低了系统的资源占用率，提高了系统速度[1]。设计基于基4时序抽取FFT算法，采用双端口内置RAM和流水线串行工作方式。本设计针对256点、24位长数据进行运算，在XilnxSpartan2E系列的xc2s300e器件下载验证通过，完成一次运算约为12μs，可运用于高速DSP、数字签名算法等对速度要求高的领域。     

基于TMS320F28335的微位移步进电机控制系统设计

本系统拟计划采用DSP控制步进电机推动轻装置移动实现测量装置的精准定位。系统拟采用的主控制器为DSP28335,被控对象为最小步进角为1.8°的42步进电机,采用DSP输出PWM脉冲波通过电机驱动器控制电机的运行。系统根据具体控制要求改变对PWM参数的设置,并通过相关的算法对过程参数进行修正以完成系统目的。电机控制系统的控制精度为线位移10μm,能够达到为实验室项目进行支持的目的,本系统亦可广泛应用于电机控制领域。     

一种基于DSP的视频图像压缩系统的设计

介绍了一种基于DSP技术的视频图像压缩系统的实现方法,以TI公司的TMS320VC5402DSP为处理器设计低成本视频图像压缩板.该压缩板是一个独立的视频图像压缩和传输设备,它能直接对全彩色电视信号进行数字化和压缩编码.利用DSP对单幅画面采用JPEG压缩方法,然后以尽快连续方式将各单幅画面联系起来,并通过USB总线将图像数据发送到微机.     

一种基于MMSE的码元数字解调判决算法

根据最小均方误差原理,对数字通信系统中获得码元同步的信号提出了一种新的码元判决算法,给出了在某无线通信设备中的应用结果。此算法在信噪比很低的情况下,都能很好地还原出原数字信号,具有高保真与强抗噪性能,且运算量小,易于高速单片机及DSP实现,适合软件无线电技术的应用。     

基于FPGA的α-β滤波器的实现

目标航迹滤波算法的实现通常是在PC机上通过软件实现滤波,滤波等待时间为毫秒级,且需要的设备量体积大。为了缩短滤波等待时间,减小设备体积,以工程实现为目标,以经典航迹滤波算法为基础,提出了一种新的算法硬件解决方案。目标航迹滤波由嵌入式DSP实现,再通过FPGA局部总线实时上传。经实践验证该方法实现的目标航迹滤波在系统时钟为40 MHz的情况下,DSP滤波网络等待时间仅为1.475μs。     

基于FPGA的线列阵波束形成器设计

波束形成是声纳探测系统中探测目标的主要技术手段,在现有设备中,主要采用DSP来实现。在用DSP实现波束形成算法的过程中,由于DSP本身的顺序执行架构,如果采用单片DSP处理,从输入信号到输出结果之间存在非常大的时间延迟,采用5片DSP处理则功耗增加为5倍,时延200 ms。采用FPGA,通过设计并行运算的程序结构来实现波束形成算法可以大大缩短算法实现的时间延迟,功耗也可以降低为采用DSP的1/10。设计的波束形成器采用100 MHz时钟,相比采用5片DSP,运算时间由200 ms缩短到10 ms左右,功耗降低为后者的1/5。