长线列CMOS图像传感器的性能优化设计

设计了一种基于电容反馈跨阻放大器(CTIA)的长线列CMOS图像传感器。为减小器件功耗和面积,采用基于单端四管共源共栅运算放大器。为提高信号读出速率,采用没有体效应的PMOS源跟随器,同时减小PMOS管的宽长比,有效减小了输出总线寄生电容的影响。在版图设计上,采用顶层金属走线,降低寄生电阻和电容,提高了长线列CMOS图像传感器的读出速率和输出线性范围。采用0.35μm 3.3V标准CMOS工艺对传感器进行流片,得到器件像元阵列为5×1 030,像元尺寸为20μm×20μm。测试结果表明:该传感器在积分时间为1ms、读出速率为4MHz的情况下工作稳定,其线性度达到98%,线性动态范围为76dB。     

CMOS图像传感器中可编程增益放大器的设计

设计了一个低功耗宽摆幅全差分开关电容可编程增益放大器(PGA).该放大器可实现近似1 dB步进,0～15 dB增益变化范围,可用于CMOS图像传感器.提出了一种可调补偿电容的运算跨导放大器(OTA),通过补偿电容调节OTA带宽,大大降低了PGA的功耗.采用TSMC 3.3 V 0.18 μm工艺,在20 MSPS采样率下,使用Hspice仿真.结果显示,电路功耗仅为7 mW,输出摆幅为轨至轨,精度为12位.     

高速CMOS图像传感器的信号处理电路设计研究

随着科技的不断发展,我国高速摄影技术水平得到了明显提高,CMOS图像传感器在传统传感器的基础技能上不断革新,因为具备诸多优点,受到了广大用户的欢迎。CMOS图像传感器与普通的传感器相比,只有在切换启动和停止时才会消耗电能,因此符合我国节能环保的概念,而且CMOS图像传感器在实际的使用过程中,由于散热少、污染少,被广泛的应用于我国各类工业的图像传输过程中。因此为了提升我国工业水平,使我国工业发展更加迅速,努力的提升高速CMOS图像传感器的技术研发水平,因此设计更加合理的信号处理电路非常必要。     

基于CPLD技术的CMOS图像传感器高速采集系统

介绍应用CPLD控制OV7110图像传感器进行高速数据采集，提供了一种利用PC机外设对图像读取的解决方案。按照该方法制作的系统，经过实验验证效果良好。     

CMOS图像传感器的设计考虑

由于CMOS图像传感器的应用,新一代图像系统的开发研制已经得到了极大的加快。这些芯片采用与调制解调器、传真机、便携式移动电话以及微处理器相同的设备制造,并且随着经济规模的形成,其生产成本也得到了降低。现在,CMOS图像传感器的画面质量已能够与CCD图像传感器相媲美了,这主要归功于图像传感器芯片设计的改进,以及亚微米级设计水平增加了像素内部新的功能。实际上CCMOS图像传感器更确切地说应当是一个图像系统。一个典型的CMOS图像传感器通常包含有：一个图像传感器核心（是将离散信号电平多路复用传送到一个单一的输出,…     

CMOS图像传感器赶超CCD图像传感器

比较了CMOS图像传感器与CCD图像传感器的优缺点，分析了CMOS图像传感器的结构、研制现状、应用及市场前景。提出了随着CMOS图像传感器技术的发展，CMOS图像传感器可以代替CCD图像传感器，并对其发展趋势作了预见。     

CMOS图像传感器简议

数码相机和可拍照式便携设备的兴起，使得CMOS图像传感器这个名词进入大众的视野，而这种产品也成为了半导体产品中增长最快的一种。其实，在几年前，CMOS传感器还没有今天这样耀眼的地位，那时的它还只能仰望强大的对手CCD传感器。但是，仅仅是几年的功夫，它就可以同CCD分庭抗礼了。     

CMOS图像传感器

<正> 图像传感器是传感技术中最主要的一个分支,是PC机多媒体大世界今后不可缺少的外设,也是保安监控产业中最核心的器件。在知识经济和信息社会已经到来的今天,它在我们的社会生活和个人生活中会有数不胜数的应用。 CMOS图像传感器和CCD摄像器件在20年前几乎是同时起步的。由于CCD器件有光照灵敏度高、噪音低、像素小等优点,所以在过去15年里它一直主宰着图像传感器市场。与之相反,CMOS图像传感器过去存在着像素大、信噪比小、分辨率低这些缺点,一直无法和CCD技术抗衡。但是随着大规模集成电路技术的不断发展,过去CMOS图像传感器制造工艺中不易解决的技术难关现已都能找到相应解决的途径,从而大大改善了CMOS图像传感器的图像质量。目前CMOS单元面积的像素数已可与CCD单元面积的像素数相     

基于时间域读出的大动态范围CMOS图像传感器

设计了一款基于时间域读出的大动态范围CMOS图像传感器。传感器基于一种新型的结构,其可在时间域下探测高输入光强,在模拟域下探测低输入光强。该设计在传统电容反馈式跨阻放大器(CTIA)的基础上,新增了时间域测量电路,在不改变原有积分过程的同时可实现连续的大动态范围。基于0.35μm,5V-CMOS工艺进行了256×1线列CMOS图像传感器流片,光电二极管面积为22.5μm×22.5μm,并对器件的光电特性进行了后仿真验证。仿真测试结果表明,基于时间域读出的图像传感器可实现96dB的大动态范围,且时间域和模拟域的两路输出信号可同步输出,功耗为7.98mW。     

包含交流耦合CTIA与数字CDS的CMOS图像传感器设计

设计了一种带隔直电容的交流耦合CTIA像元电路与数字相关双采样（DCDS）结构的CMOS图像传感器系统。在传统的CTIA像元电路中增加隔直电容,通过控制光电二极管的偏压,达到减小光电二极管暗电流的目的;同时采用片外数字CDS结构,通过在片外实现复位信号与像元积分信号的量化结果在数字域的减法,可以减小图像传感器像元的复位噪声和固定图案噪声（FPN）。基于0.35 m标准CMOS工艺对此CMOS图像传感器进行流片,像元阵列为256256,像元尺寸为16 m16 m。测试结果表明交流耦合CTIA像元电路可以将光电二极管的偏压控制在零偏点附近,此时其暗电流最小;采用了数字CDS结构后,图像传感器像元的时域噪声及固定图案噪声均有不同程度降低。     

低照度CMOS图像传感器设计与实现

设计了一种基于电容反馈跨阻放大器型（Capacitive Trans-impedance Amplifier,CTIA）像元电路与双采样（Delta Double Sampling,DDS）的低照度CMOS图像传感器系统。采用CTIA像元电路提供稳定的光电二极管偏置电压以及高注入效率,完成在低照度情况下对微弱信号的读取;同时采用数字DDS结构,通过在片外实现像元积分信号与复位信号的量化结果在数字域的减法,达到抑制CMOS图像传感器中固定图案噪声的目的,进一步提高低照度CIS的成像质量。基于0.35 m标准CMOS工艺对此基于CTIA像元电路的CMOS图像传感器芯片进行流片,像元阵列为256256,像元尺寸为16 m16 m。测试结果表明该低照度CMOS图像传感器系统可探测到0.05 lx光照条件下的信号。     

微光CMOS图像传感器读出电路研究

高性能的信号读出电路是微光CMOS图像传感器的重要组成部分,如何降低读出电路噪声,提高读出电路输出信号的信噪比成为读出电路设计的重点。本文设计了一种高增益低噪声的电容反馈跨阻放大器CTIA（Capacitive Trans impedanceAmplifier）与相关双采样电路CDS （Correlated Double Sampling）相结合的微光探测器读出电路。在CTIA电路中,采用T网络电容实现fF级的积分电容,并通过增益开关控制,来达到对微弱光信号的高增益低噪声读出。采用CSMC公司的0.5μm标准CMOS工艺库对电路进行流片,测试结果表明：在光电流信号为20~300 pA范围内,积分时间为20μs,该电路功能良好,信噪比（SNR）达到10,能应用于微光CMOS图像传感器。     

红外焦平面CMOS单元读出电路

研制出一种 Ｃ Ｍ Ｏ Ｓ 差分放大器组成的电容反馈互导放大器（ Ｃ Ｔ Ｉ Ａ） 型红外焦平面读出电路,其输出端带有相关双取样（ Ｃ Ｄ Ｓ） 电路。对读出电路的注入效率进行了计算机模拟。介绍了器件的设计与工艺分析。实验结果表明,在７７ Ｋ 下,读出电路的动态范围为６６ ｄ Ｂ,功耗典型值为０ ．５３ 毫瓦／ 位     

一种高注入效率红外焦平面读出电路采样单元的设计

主要研究了一种新型的基于CTLA结构的CMOS红外焦平面读出电路的采样单元电路,该电路采用共源共栅电路结构,不仅具有一般CTIA结构高注入效率和固定偏压稳定的特点,而且由于采用管子数比一般的CTIA结构少,可以广泛应用在大面积的红外焦平面阵列上.     

新型CMOS图像传感器

本文简要介绍日本东芝公司的数码照相机所采用的CMOS图像传感器并将之与CCD图像传感器作了对比。     

CMOS图像传感器研究

结合CMOS图像传感感器的研究背景,从5个方面对CMOS图像传感器与CCD图像传感器的优缺点进行了比较,重点分析了CMOS图像传感器的结构、工作原理以及影响传感器性能的主要因素,并给出了相应的解决方法。最后,预测CMOS图像传感器的技术发展趋势。     

一种应用于CMOS图像传感器的列级高精度ADC设计

针对CMOS图像传感器高精度和低功耗的需求,设计了一种14位列级模数转换器(ADC)。在传统斜坡式模数转换器(RAMP ADC)架构基础上,采用了3位逐次逼近型模数转换器(SAR ADC)与11位RAMP ADC相结合的两步式结构,有效缩短了量化时间。RAMP ADC部分采用高低时钟的计数方法,可显著降低计数区间内的功耗。同时,提出了RAMP-SAR-RAMP切换的相关双采样逻辑,可进一步减少静态随机存取存储器(SRAM)数量,从而缩小版图面积。采用0.18μm标准CMOS工艺进行仿真,结果表明:在600 MHz时钟、单沿计数的工作模式下,ADC量化时间为9.32μs,在1.8 V数字电源电压下,计数区间内功耗均值为8.51μW。