基于卷积神经网络的单帧毫米波图像超分辨算法

单帧毫米波图像超分辨处理就是利用一幅低分辨率的毫米波图像重建出高分辨率的毫米波图像的过程.相较于光学图像,毫米波图像空间分辨率低、受噪声污染严重.因此传统的图像超分辨算法无法在毫米波图像上取得良好的超分辨重建效果.针对毫米波图像固有的缺点,构建了一个四层的卷积神经网络对毫米波图像进行超分辨处理.仿真实验的结果表明,提出的算法对毫米波图像具有良好的超分辨重建效果.     

遥感图像的MAP超分辨重建

遥感根本目的就是获得清晰的高空间分辨率的图像,从而可以进一步地分析处理。为了在遥感测量中获得更高空间分辨率、更高信噪比、更清晰的图像,本文对图像处理领域超分辨算法进行了研究。建立了一套拟合模拟现实的成像系统模型,在这种模型的基础之上,利用最大后验概率系统理论,讨论了现实情况中的运动模糊,噪声等情况,改进了MAP超分辨算法。实验结果表明:使用本文改进的基于MAP理论的Markov随机场约束的多帧超分辨重建算法,可以较好提高超分辨效果,与三次立方插值方法相比,PSNR至少提高约5.1dB左右,与未改进的MAP方法相比,PSNR提高约0.2dB左右。本文提出了动态的先验约束方法,给约束函数添加与迭代次数相关的约束项,该改进创新可以加快收敛并且更加逼近真实图像,实验表明该方法收敛速度更快,约束效果良好,更适合实际应用。     

一种特定条件下的超分辨重建快速算法及其实现

在低分辨图像具有相同的线性空域不变模糊核、平移、包含相同的加性白噪声的条件下,给出了多帧图像超分辨重建的一种快速算法;对算法的实现进行了分析和讨论,大幅度降低了超分辨重建的计算复杂度。仿真实验证明了算法的良好重建效果。     

双核处理视频压缩系统的设计与实现

针对目前视频处理平台单核运算、效率不高、升级不方便的特点，提出了DSP＋FPGA双核并行处理的新型体系结构，同时发挥DSP能够高速处理数字信号和FPGA善于控制大数据量吞吐的特性，快速有效地实时实现了CIF格式图像的H．264视频压缩算法；同时对H．264视频压缩标准的快速预测算法进行了研究，并针对DSP硬件及指令特点实现了代码优化．结果表明DSP＋FPGA双核联合使用，提高了系统执行效率和灵活性，在压缩速度和压缩质量上都取得了良好的效果．     

POCS超分辨率图像重构的快速算法

超分辨率图像重构是将多帧低分辨率图像重构成一幅高分辨率图像的过程。由于其求解是一大型病态求逆问题，计算量随着放大倍数的增加而急剧上升，如何降低计算复杂度是超分辨率成像所面临的一个急需解决的课题。提出了一个基于PoCs的高分辨率图像重构的快速算法。其原理是利用各低分辨率图像之间位移的关系将所有的低分辨率图像进行重组，然后对每个组进行PoCs超分辨图象重构。实验结果表明。该快速算法较大地提高了超分辨图像重构的速度。     

图像超分辨率重建处理算法研究

超分辨算法为实现图像和视频分辨率提高的一种方法。其广泛应用于数字电视、医学图像处理、军事与遥感等领域。超分辨率图像通过融合多帧相似的低分辨率图像达到提高图像细节的目的。本文对使用较为普遍的频域方法、非均匀差值算法、凸集投影算法、迭代反投影算法、最大后验概率方法及基于学习的方法进行了分析,并简要讨论了超分辨算法未来的发展方向。     

一种基于立体注意力机制的立体图像超分辨算法

针对因图像采集系统或采集环境本身的限制导致的立体图像模糊、质量低下、感兴趣区域不显著等问题，在最新的基于立体注意力模块的立体图像超分辨算法的基础上，通过在单图超分辨（Single Image Super-Resolution,SISR）的深度网络中引入立体图像左右两个视点间的互补信息以及平滑损失（Smoothness Loss）函数，增强超分辨后立体图像的视觉效果。在该算法中，梯度更小、更加平滑的立体注意力图可以获得更好的立体图像超分辨效果。为证明引入的函数有效，对改进前后的基于立体注意力机制的立体图像超分辨算法进行对比实验和分析，结果表明，引入平滑损失后，SRCNN和SRResNet模型的峰值信噪比（Peak Signal to Noise Ratio,PSNR）值和结构相似性（Structural Similarity,SSIM）值有明显提高。     

基于纹理分解和联合回归分析的SAR图像超分辨率北大核心CSCD

为了有效利用合成孔径雷达(SAR)图像丰富的地物纹理信息以解决现有超分辨率算法对SAR图像进行超分辨时有限的性能,提出了一种基于纹理分解的联合优化回归器算法用于低分辨率SAR图像的超分辨任务。该算法通过对低分辨率SAR图像和重构的高分辨率图像在局部和全局视角下的联合优化并辅以图像纹理信息来有效生成高质量的高分辨SAR图像。基于多种评价方法,在模拟数据集和真实数据集上开展实验。实验结果表明:所提算法强于其他典型的超分辨率算法。     

红外探测湍流退化图像并行复原方法研究

湍流退化图像的恢复面临着计算量大、耗时长等问题,为提高算法的有效性、适应性和快速性,主要对红外探测湍流退化图像复原算法的并行处理进行了研究,提出了基于机群计算的并行处理方法.采用并行编程技术,建立基于微机多节点计算的并行机群系统,充分利用各节点的计算资源,提高并行速度,优化并行效率.实验结果表明,所提出的基于机群计算的并行方法十分有效,提高了湍流退化图像复原处理的计算效率.     

压缩感知实现快速超分辨荧光显微成像

为了发展能够同时兼顾超分辨、快速成像和视场的荧光显微镜, 以促进其在活细胞或微观动态过程成像的应用, 将压缩感知应用到超分辨荧光显微镜中, 利用投影梯度稀疏重构算法对单帧荧光宽场图像重构, 并进行了理论分析、仿真和实验验证。结果表明, 该方法能够突破光学衍射极限, 成像分辨率达到180nm, 相比衍射极限提高1.8倍。此结果说明压缩感知能够实现单帧宽场超分辨荧光显微成像, 相比现有的方法在成像速度上有巨大的提升。     

高速超分辨率图像处理系统

为了对遥感图像进行实时脱机的超分辨率增强处理,设计了一种基于现场可编程逻辑门阵列(FPGA)和数字信号处理器(DSP)的超分辨率图像处理系统,系统在视频预处理部分利用FPGA来实现对视频的降采样处理,在超分辨率处理部分分别用FPGA和DSP来完成对视频源的两种经典超分辨率算法的硬件实现.达到了对视频图像进行高速实时超分辨率处理的目的.     

红外与可见光图像实时配准融合系统

描述了一个自主研制的基于实时分布式多处理机的图像配准和融合系统的设计与实现方案。本系统是具有并行计算机体系结构的通用高速实时图像融合处理系统，选择VxWorks实时操作系统和VEM64x总线的软硬件平台，采用AD公司新型的TS101DSP处理器为核心，多DSP处理器分布并行进行处理，完成多源图像实时高速配准和融合需要进行的大量运算，CPLD芯片完成了采集控制以及多传感器视频同步。由于采用了基于高性能DSP的实时嵌入式系统和通用标准化总线结构设计，该系统可以灵活地应用多种配准和融合算法来实现可见光和红外双通道数字图像的高速实时融合处理，比较好地解决多尺度图像配准融合算法的大数据量计算处理与系统实时性要求之间的矛盾，为多传感器实时图像配准融合处理系统的研制奠定了良好的技术基础。     

并行算法在软件无线电多DSP平台的应用

近年来，随着软件无线电的发展，用于软件无线电平台中的多DSP并行结构受到越来越多的关注，因为这种结构能提高数字信号处理的速度。提出了一种适合在该平台上并行运算的算法，以多阶FIR滤波器为例，验证了算法，并探讨算法的性能，给出了该算法在多处理器条件下，与单处理器处理结果的比较。对选取合适的软件无线电中频处理多处理器平台具有一定的参考价值，并对舰载软件无线电的实现提供了科学参考。     

A real-time multitarget tracking system with robust multichannel CNN-UM algorithms

This paper introduces a tightly coupled topographic sensor-processor and digital signal processor (DSP) architecture for real-time visual multitarget tracking (MTT) applications. We define real-time visual MTT as the task of tracking targets contained in an input image flow at a sampling-rate that is higher than the speed of the fastest maneuvers that the targets make. We utilize a sensor-processor based on the cellular neural network universal machine architecture that permits the offloading of the main image processing tasks from the DSP and introduces opportunities for sensor adaptation based on the tracking performance feedback from the DSP. To achieve robustness, the image processing algorithms running on the sensor borrow ideas from biological systems: the input is processed in different parallel channels (spatial, spatio-temporal and temporal) and the interaction of these channels generates the measurements for the digital tracking algorithms. These algorithms (running on the DSP) are responsible for distance calculation, state estimation, data association and track maintenance. The performance of the proposed system is studied using actual hardware for different video flows containing rapidly moving maneuvering targets.     

实时视频信号的Sobel边缘检测的FPGA实现

在实时视频信号处理中,由于边缘检测等图像处理算法的数据量大,系统采用FPGA+DSP的图像处理方案。利用FPGA可对数据并行处理的特点,在FPGA中实现数据量大、处理速度要求高,但算法结构简单的低层处理算法。文中介绍了在FPGA中实现Sobel边缘检测算法的方法,并提出了自适应阈值的处理方案。实验结果证明,FPGA能够对实时视频信号完成Sobel边缘检测,且自适应阈值模块保证了系统在环境亮度变化的情况下,得到良好的边缘检测效果。     

TigerSHARC声呐信号处理系统设计与研究

采用大规模的TigerSHARC DSP高速并行信号处理板对吊放声呐信号处理系统进行设计与研究.该处理板共有8片ADSP-TS101芯片,整板采用共享外部总线和分布式并行处理相结合的网络互联结构,大大增强了DSP芯片之间的I/O吞吐量和处理速度,在设计中充分利用了ADSP-TS101芯片强大的Link口扩展功能,使各模...     

利用FPGA和DSP结合实现雷达多目标实时检测

在高速并行流水信号处理中,ASIC(FPGA)+DSP+RAM是目前国际流行的一种方式,尤其是FPGA+DSP+RAM更适合中国的国情.本文利用FPGA的算术逻辑单元与外部存储器相结合,解决了线路板面积有限与雷达数据处理需要大量存储空间的矛盾;利用FPGA的并行流水特点解决了雷达数据的实时处理与有限的DSP处理速度之间的矛盾; 而FPGA处理结果的航迹相关、FPGA运行模式的控制和与上位机之间的通信与数据交换等工作利用DSP完成,从而达到系统的最佳配置.目前系统已通过验收,各项指标达到了设计的要求.     

DSP芯片在实时图像处理系统中的应用

在通用计算机上用软件实现图像处理，要占用CPU几乎全部的处理能力，且速度相对较慢。数字信号处理器(DSP)的可编程性和强大的处理能力使其可用于快速实现各种数字信号处理算法，在图像处理领域，尤其在实时图像处理系统中得到了广泛应用和发展。本文介绍了DSP芯片及其在实时图像处理系统中的开发、应用及发展方向。     

A 32-b RISC/DSP microprocessor with reduced complexity

This paper presents a new 32-b reduced instruction set computer/digital signal processor (RISC/DSP) architecture which can be used as a general purpose microprocessor and in parallel as a 16-/32-b fixed-point DSP. This has been achieved by using RISC design principles for the implementation of DSP functionality. A DSP unit operates in parallel to an arithmetic logic unit (ALU)/barrelshifter on the same register set. This architecture provides the fast loop processing, high data throughput, and deterministic program flow absolutely necessary in DSP applications. Besides offering a basis for general purpose and DSP processing, the RISC philosophy offers a higher degree of flexibility for the implementation of DSP algorithms and achieves higher clock frequencies compared to conventional DSP architectures. The integrated DSP unit provides instruction set support for highly specialized DSP algorithms. Subword processing optimized for DSP algorithms has been implemented to provide maximum performance for 16-b data types. While creating a unified base for both application areas, we also minimized transistor count and we reduced complexity by using a short instruction pipeline. A parallelism concept based on a varying number of instruction latency cycles made superscalar instruction execution superfluous