AItera演示业界第一款基于模型的FPGA浮点DSP工具

Altera公司日前演示了使用FPGA的浮点DSP新设计流程,这是业界第一款基于模型的浮点设计工具,支持在FPGA中实现复数浮点DSP算法。伯克莱设计技术公司（Berkeley）进行的独立分析验证了能够在Altera的Stratix＾和AtriaFPGA系列中简单方便的高效实现高性能浮点DSP设计。     

高速浮点运算单元的FPGA实现

运用流水线技术对单精度浮点乘法和加法运算单元进行了优化设计。浮点加法器采用了改进的双路径结构,重点对移位单元和前导1检测单元的结构进行了优化。浮点乘法器在对被乘数进行Booth编码后,采用改进的4-2压缩器构成Wallace树,在简化逻辑的同时,提高了系统的吞吐率。经过仿真验证,在Virtex-4系列FPGA（现场可编程门阵列）上,浮点加法器的最高运行速率达到405MHz,浮点乘法器的最高运行速率达到429MHz。     

FIR数字滤波器在浮点数字信号处理器中的实现

详细描述了浮点型数字信号处理器（DSP）的性能特点和软件编程流程，在介绍FIR数字滤波器的基础上，给出了FIR数字滤波器在浮点型DSP中的具体实现．并给出了试验结果分析。     

TMS320F2806x Piccolo：MCU

日前，德州仪器宣布推出最新低成本TMS320F2806xPiccolo浮点MCU，可提供能平衡低成本Piccolo与高性能Delfino浮点微控制器（MCU）的性能。     

基于定点DSP的Turbo码译码器实现

在介绍了一种改进的Max—Log-MAP译码算法基础上．讨论了与定点DSP实现译码算法相关的量化精度、溢出处理及数据存储等几个问题，并采用VC5409实现了（13．15）8Turbo码译码器．经测试．其性能接近浮点译码性能．     

SHARC 2148x／47x：32位浮点DSP

ADI最新推出32位浮点数字信号处理器（DSP）SHARC2148x及SHARC2147x系列。高性能SHARC2148x及低功耗2147x处理器凭借集成高达5Mb的存储器，为各种应用提高了单芯片、浮点信号处理精度，并为便携式设备实现了高端系统功能。     

4G中MIMO-OFDM系统的研究

本文介绍了第四代移动通信（4G）系统中的OFDM和MIMO技术，叙述了MIMO—OFDM系统模型及其相应的关键技术，包括同步技术、空时处理技术、自适应调制和编码技术、信道估计技术。     

德州仪器推出最新Stellaris ARM Cortex—M4F微控制器可提供领先的模拟集成、业界一流的低功耗及浮点性能

日前,德州仪器（TI）宣布推出其新型低功耗、浮点Stellaris Cortex—M4F微控制器系列,从而一如既往地为开发人员提供基于ARM？的领先嵌入式处理解决方案。所有新型LM4Fx Stellaris微控制器均可提供浮点功能,其可获得性能提升空间及业界一流功耗,以应对便携性及功率预算方面提出的要求。此外,开发人员还拥有多种高性能模拟、内存和连接选项,     

CS_2、SO_2对亚稳态Co（a）的猝灭及化学发光

本文利用流动余辉技术测定了ＣＳ２、ＳＯ２对亚稳态分子ＣＯ（ａ）的电子态猝灭速率常数，实验中观察到ＣＳ２、ＳＯ２对ＣＯ（ａ）的猝灭产物ＣＳ（Ａ，ａ—Ｘ）、ＣＳ（Ａ—Ｘ）、ＳＯ（Ａ—Ｘ）的化学发光，讨论了猝灭和产物的形成机理，测得了产物的形成速率常数，获得了产物初生振动布居的信息，并用统计模型对态布居进行了分析。     

微处理器浮点IP核集成设计

探讨了一个可靠性高，通讯代价低的浮点IP集成方案。浮点运算IPFXU采用80bit扩展精度,支持i960mc的浮点指令集。为了在兼容X86指令集的32bit处理器系统中，实现IP核的集成，精心设计了耦合单元（FIU），以完成数据请求的拆分，指令匹配，数据的打包、卸包和处理器的同步控制。